基于FPGA的计时器的设计毕业设计

基于FPGA的计时器的设计毕业设计

ID:24157450

大小:3.70 MB

页数:60页

时间:2018-11-13

基于FPGA的计时器的设计毕业设计_第1页
基于FPGA的计时器的设计毕业设计_第2页
基于FPGA的计时器的设计毕业设计_第3页
基于FPGA的计时器的设计毕业设计_第4页
基于FPGA的计时器的设计毕业设计_第5页
资源描述:

《基于FPGA的计时器的设计毕业设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、本科毕业设计(论文)基于FPGA的计时器的设计摘要随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展,在设计周期得到大大的缩短的同时系统成本也有了大幅度的降低,显然标准逻辑器件的组装已远不能满足这方面的要求。而VerilogHDL能提供高阶电路描述语言的方式,让复杂的电路可以通过VerilogHDL编辑器的电路合成方式,轻易而且快速的达到设计的规格。由于VerilogHDL电路描述语言能涵盖的范围相当广,能适用于各种不同阶层的设计工程师的需要,所以VerilogHDL电路设计毫无疑问的成为硬件设计

2、工程师的必备工具。本系统是用Verilog编写的基于AlteraDE2的电话计费器。该设计采用了现场可编程逻辑器件FPGA设计,并基于硬件描述语言VerilogHDL在Altera公司的QuartusⅡ软件上实现仿真。根据电话局反馈回来的信号,此信号是提前预设的,数码管显示通话类型、用户余额以及通话时长(包括秒数和分钟数)。根据每种通话类型的计费价格不同,当系统所设置的余额数不够,用户将无法拨通电话,当用户余额小于指定金额时,系统发出警告信号,提醒用户。当告警时间过长(超过1分钟)时自动切断通话信号。

3、当用户结束通话,系统清零。关键词:Verilog,FPGA,通话信号,计时器AbstractWiththerapiddevelopmentofelectronicdesignautomationtechnologyandprogrammablelogicdeviceswhichgreatlyshortenthedesignperiodandreducedthecostofthesystematthesametime.Apparently,theassemblyofstandardlogicdevice

4、scannotmeettherequirementsinthisregard.VerilogHDLcanprovidehigh-levelcircuitdescriptionlanguage,whichallowscomplexcircuitbytheVerilogHDLEditorcircuitsynthesismethodaswellbymeetingthedesignspecificationappropriately.VerilogHDLcircuitdescriptionlanguageco

5、versaverywiderange,whichcanbeappliedtoavarietyofdifferentsectorsoftheneedsofdesignengineers,thecircuitdesignofVerilogHDLwithoutadoubttobecomeanessentialtoolforhardwaredesignengineers.ThesystemisbasedonAlteraDE2writtenbyVerilogphonedevices.ItisusedbyFiel

6、dProgrammableGateArrayFPGAbasedonVerilogHDLhardwaredescriptionlanguagetodesignandAltera'sQuartusⅡinsoftwareforemulation.Accordingtothefeedbackofthetelephoneofficebacksignalwhichisactuallypre-designed,digitalpipedisplaytype,userbalanceandphonecallduratio

7、n(includingthenumberofsecondsorminutes).Dependingonthebillingpriceofeachcalltypeisdifferent,whenabegantobalancethesetisnotenough,theuserwillnotbeabletodialthephone,andwhenthebalanceislessthanthespecifiedmoney,issuingawarningsignalsystem,remindingtousers

8、.Whenthealarmtimeistoolong(morethan1minutes),theconversationsignalwillbeautomaticallycutoff.Whentheuserendthecall,thesystemwillbereseted.Keywords:Verilog,FPGA,Callingsignal,calculagraph目录1绪论11.1课题研究的目的11.2国内外发展现状11.3课题的主要技术路线22FP

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。