基于fpga的串口设计_毕业设计

《基于fpga的串口设计_毕业设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、目录目录前言11引言11.1课题来源11.2课题研究的研究背景11.3国内外的发展现状、发展趋势及存在的主要问题21.4课题研究的指导思想与技术路线31.5基于FPGA串口设计的技术要求42UART原理介绍52.1UART结构和工作原理53方案选择63.1设计语言的选择63.2电平转换方式的选择73.3FPGA核心芯片的选择74系统硬件设计94.1器件芯片介绍94.2系统硬件框图144.3主要组成电路分析144.4总电路图设计175系统软件设计175.1主程序流程图175.2中断子程序流程图195.3DDS控制软件设计195.4AD7886软件驱动设计205.5系统源程序216制作位移测量装

2、置的步骤217总结22参考文献23致谢24附录125附录226附录327前言前言随着FPGA/CPLD器件在控制领域的广泛使用，开发嵌于FPGA/CPLD器件内部的通用异步收发器，以实现FPGA/CPLD开发系统与PC机之间的数据通信是很有实际意义的。FPGA/CPLD器件与单片机、ARM等器件不同，内部没有集成UART，因此要实现串行通信，必须要独立开发UART模块。本设计对于深入理解串口的工作原理和理解FPGA的工作流程具有启示意义，并通过设计的过程FPGA的应用能力和系统综合设计能力将得到加强。1引言1.1课题来源结合科研1.2课题研究的研究背景当今社会是数字化的社会，是数字集成电路广

3、泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。通用异步收发器(UniversalAsynch

4、ronousReceiver/Transmitter）,简称为UART)由于具有数据通信时需要的连线少,具有相关工业标准提供的标准的接口电平规范等优点,在工业控制领域被广泛采用.近年来,随着FPGA/CPLD器件在控制领域的广泛使用,开发嵌于FPGA/CPLD器件内部的通用异步收发器,以实现FPGA/CPLD开发系统与PC机之间的数据通信引起了FPGA/CPLD领域研究人员的关注.为此,本设计基于FPGA器件设计了符合RS-232标准的UART,便于实现FPGA/CPLD开发系统与PC机之间的串口数据交换。第35页（共37页）前言1.3国内外的发展现状、发展趋势及存在的主要问题 通用异步收发

5、器(UniversalAsychronousReceiverTransmitter，UART)是雷达中常用的器件类型，多用于全机监测、指令发送接收、状态传递、键盘显示操作以及控制等等。由于许多大的器件供应商不再生产此类军品级产品，因此，就必须另寻途径解决其在雷达中的应用问题。利用可编程器件实现UART功能模块，既可以满足产品类别的需求又可以在使用中根据实际情况增减配置，是我们在设计中值得考虑的一种方法。在嵌入式系统中，嵌入式CPU往往要通过各种串行数据总线与“外界”进行通信。在应用中，异步的串行数据通信用得较多，而通用异步收发器在其中扮演着重要角色：完成数据的串并转换，即把并行数据按照通信波

6、特率转化为通信协议中规定的串行数据流，也可从串行数据流中取出有用数据转变为并行数据。FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线

7、（Interconnect）三个部分。FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I／O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。  第35页（共37