北邮期末eda报告

北邮期末eda报告

ID:21171620

大小:70.00 KB

页数:6页

时间:2018-10-20

北邮期末eda报告_第1页
北邮期末eda报告_第2页
北邮期末eda报告_第3页
北邮期末eda报告_第4页
北邮期末eda报告_第5页
资源描述:

《北邮期末eda报告》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、FPGA设计的关键技术(信息与通信工程学院)数字电路,也称数字系统,是用数字信号完成对数字量进行算术运算和逻辑运算的电路。由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。现代的数字电路是由半导体工艺制成的若干数字集成器件构造而成的,逻辑门是数字逻辑电路的基本单元。从整体上看,数字电路可以分为组合逻辑电路和时序逻辑电路两大类。逻辑门是数字电路中一种重要的逻辑单元电路。TTL逻辑门电路问世较早,其工艺经过不断改进,至今仍为主要的基本逻辑器件之一。随着CMOS工艺的发展,TTL的主导地位受到丫动摇,有被CMQS器件所取代的趋势。近几年来,可编

2、程逻辑器件PLD特别是现场可编程门阵列FPGA的飞速进步,使数字电子技术开创了新局而,不仅规模大,而且将硬件与软件相结合,使器件的功能更完善,使用更灵活。在新技术条件下,半异体技术与工艺、平板刷技术等的发展为数字电路的发展提供了技术保证。数字电路逐渐向着高度复杂化、集成化及智能化发展,其运算速度也越来越高。能够集成数亿的微处理器,闪盘的容量可达64GB,部分AS1C所拥有的门电路数量也可达1000万以上,而FPGA的门电路数量也达到了300万以上。将來无论是台式电脑还是移动终端的CPU时钟频率将会更高,而CPU体积的缩小使得一块芯片上可以放罝更

3、多的CPU,高速缓存至少能达到三级。这样就使得CPU对外部存储器的读写数量不断减少,提高了CPU的数据吞吐量,对处理器性能的提升十分有利。如今,六十四位的处理器己H臻成熟,很多公司正试图把几个甚至几十个嵌入式处理器的内核提高到一个新的水平。DSP芯片正在向更高的结构转变,在多数场合指令字方20科技资讯SCTENCE&TECHNOLOGYINFORMATION式是非常常见的方式——在冋一芯片上有多过个处理器单元存在,即单指令阵列处理。在现阶段,处理器的结算能力在持续提升,由于众多新型的存储结构单元相继出现,对于快闪存储器的单元来讲,密度也冇很人的

4、提高。不论是多级的存储单元还是镜像为存储单元,这两个方式都是这项技术的最前沿技术,在多级存储屮,有很多方法在使用。各比特在编码的过程屮使用的是四个电荷级,能够随时对任何一个存储单元进行数据的存取,并且镜像位的方案都是把每一个比特存在一个绝缘栅上。虽然DRAM存储器的密度不会一丁子跳到GB级别,但是,可以对丁一代的DRAM运算速度进行预设,共运算的速度也会越来越快。非动态的随机存储器(SRAM)在密度方面也在进行不断的升级。现如今,6MB的芯片己经投入市场,相信用不了多长时间,16MB的芯片乃至32MB的芯片甚至更大容量的芯片都可能会投入市场。对

5、SRAM来讲,接U运行速度的加快是至关重要的。综上所述,在存储器领域,新型非易失性技术为电路设计人员提供了较多新的选择。铁电存储器技术也在快速发展,这提供了一种可能一一把易失性的存储器从理想走向现实,可以在无电源的情况下对数据进行无限期保存,而不会出现任何形式的数据损耗,运算器能够在极小的空间进行儿乎无尽的复杂运算。二、VerilogHDL的使用VerilogHDL是由GDA(GatewayDesignAutomation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工

6、具。1985年,Moorby推出它的第三个商用仿真器,获得了巨大的成功,从而使得VerilogHDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了VerilogHDL,并成立LV1组织以促进VeHlogHDL成为IEEE标准,即IEEEStandard1364-1995。常用VerilogHDL语法总结如下:1.模块•端口定义:声明模块的输入输出口。引用模块时端口的两种连接方法。•模块内容:I/O说明(输入输出)、内部信号说明(和端口有关的变

7、量说明)、功能定义(定义逻辑功能的三种方式:assign声明语句;实例元件;always块)。•理解要点:整体语句并发执行,always块内顺序执行。2.常量•数字:整数及三种表达方式(x和z值;负数:减号的位置;下划线:位置和作用)。•参数:parameter符号常量,常用于定义延迟时间(使用#)和变量宽度。3.变量•wire:表示易assign指定的组合遷辑信号;默认值;任何方程式的输入或assign语句及实例元件的输出;定义格式。•reg:表示always块中指定的信号,代表触发器;寄存器数据类型(触发器存储值),默认值为x;定义格式。•

8、memory:reg的数组;描述RAM、ROM、reg文件;单元索引;一个n为寄存器和n个一位数组的区别。4.运算符与表达式•算术运算符:五种•位运算

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。