北邮实验报告

《北邮实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划北邮实验报告　　北京邮电大学　　数字电路与逻辑设计实验　　学院：　　班级：　　姓名：　　学号：　　班内序号：　　实验一　　一、实验名称　　QuartusII原理图输出法设计　　半加器　　二、实验任务要求　　用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。　　三、设计思路和过程　　◎设计思路　　半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路

2、。　　数据输入：被加数AI、加数BI目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划　　数据输出：半加和SO、进位CO　　◎设计过程　　，输出有一个是和SO，另一个是进位CO。　　(2)根据真值表写出输出逻辑表达式　　该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下：SO?AI?BI,CO?AI?BI。所以，可以用一个两输入异或门和一个两输入与门实现

3、。　　◎实验原理图　　四、仿真波形图及分析　　根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。但我们也可以发现输出SO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。　　全加器　　二、实验任务要求　　用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。　　三、设计思路和过程　　◎设计思路　　全加器与半加器的区别在于全加器有一个低进位CI，从外部特性来看，它是一个三输入两输出的器件。　　◎设计过程目的-通过该培训员工可对保安行业有初步了解，

4、并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划　　SO，向相邻高位进位数为CO。　　(2)根据真值表写出逻辑表达式：　　SO?AI?BI?CI,CO?(AI?BI)?CI?AI?BI　　根据逻辑表达式，可以知道只要在半加器的基础上再加入一个异或门、一个两输入与门和两输入或门即可实现全加器。　　◎实验原理图　　四、仿真波形图及分析　　根据仿真波形对比全加器真值表，可以确定电路实现了全加器的功能。　　3线—8线

5、译码器　　二、实验任务要求　　用3线—8线译码器和逻辑门设计实现函数　　F?CBA?CBA?CBA?CBA,仿真验证其功能，并下载到实验板测试。要求用拨　　电子工程学院　　ASIC专业实验报告　　班级：　　姓名：　　学号：　　班内序号：　　第一部分语言级仿真目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划　　LAB1：简单的组合逻辑设计　　一、　　二、实验目的实验原

6、理掌握基本组合逻辑电路的实现方法。　　本实验中描述的是一个可综合的二选一开关，它的功能是当sel=0时，给出out=a，否则给出结果out=b。在VerilogHDL中，描述组合逻辑时常使用assign结构。equal=(a==b)?1:0是一种在组合逻辑实现分支判断时常用的格式。parameter定义的size参数决定位宽。测试模块用于检测模块设计的是否正确，它给出模块的输入信号，观察模块的内部信号和输出信号。　　三、源代码　　modulescale_mux(out,sel,b,a);　　parametersize=1;　　output[size-1

7、:0]out;　　input[size-1:0]b,a;　　inputsel;　　assignout=(!sel)?a:　　(sel)?b:　　{size{1'bx}};　　endmodule　　mux_目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划　　`definewidth8　　`timescale1ns/1ns　　modulemux_test;　　reg[`

8、width:1]a,b;　　wire[`width:1]out;　　regsel;　　scal