毕业论文基于fpga的秒表设计说明书

《毕业论文基于fpga的秒表设计说明书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的秒表设计姓名：周文凯专业：电子信息科学与技术班级：10级1班学号：201001050934指导教师：陈新华信息科学与工程学院电子系2012年7月4日1摘要在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，运用EDA技术及Verilog语言设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。　　利用Verilog语言设计基于计

2、算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒～59.99秒范围进行计时，计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。关键词：EDA技术、Verilog语言、分频器、计数器、数码管、17目录摘要…………………………………………………………………1试验目的……………………………………………………………3实验要求……………………………………………………………3实验环境……………………………………………………………3实验环境………………………………

3、……………………………3试验过程1、QuartusII1、创建miaobiao工程………………………………………………32、verilog程序的编写及其说明………………………………………………32、编译………………………………………………………………53、管脚绑定………………………………………………………64、下载……………………………………………………………62、Modelsim1、编写测试文件……………………………………………72、仿真结果………………………………………………7TREX_C1开发板测试…………………………

4、……………………8心得体会………………………………………………………10参考文献………………………………………………………1017试验目的通过秒表的制作进一步熟悉Verilog的编写规范，FPGA的开发流程，巩固所学内容，为进一步学习打下基础。实验要求实现秒表的基本功能，代码完整、格式规范，仿真输出。实验环境QuartusII、modelsim、TREX_C1实验板一、试验过程1、QuartusII1、启动quartusII创建miaobiao工程2、秒表verilog程序的编写及其说明1、数码管模块always@(pose

5、dgeclk)//数码管扫描分if(count_cp==50000)//0.001*2begincount_cp=0;clk_n=~clk_n;endelsecount_cp=count_cp+1;always@(posedgeclk_n)//0.001*2refersh_s=refersh_s+1;always@(refersh_s)//数码管扫描、送数begincase(refersh_s)2'b00:begincom[3:0]=4'b1110;in_out=out_ms[3:0];end2'b01:begincom[3

6、:0]=4'b1101;in_out=out_ms[7:4];end2'b10:begincom[3:0]=4'b1011;in_out=out_s[3:0];end172'b11:begincom[3:0]=4'b0111;in_out=out_s[7:4];endendcaseend2、计数分频模块always@(posedgeclk)//计数分频if(count_tp==250000)//0.005begincount_tp=0;clk_p=~clk_p;endelsecount_tp=count_tp+1;3、初始化

7、、清零模块beginif(reset==0)//清零初始化beginout_ms<=0;out_s<=0;end4、开始暂停模块elseif(cin==0)//计数、暂停设置按键a<=a+1;//a为2进制一位数，只有0和1elseif(a)//a=1计数a=0暂停5、计数模块beginif(out_ms[3:0]==9)beginout_ms[3:0]<=0;if(out_ms[7:4]==9)beginout_ms[7:4]<=0;if(out_s[3:0]==9)beginout_s[3:0]<=0;if(out_s[

8、7:4]==5)out_s[7:4]<=0;elseout_s[7:4]<=out_s[7:4]+1;endelse17out_s[3:0]<=out_s[3:0]+1;endelseout_ms[7:4]=out_ms[7:4]+1;endelseout_ms[3:0]=out_ms[3