篮球竞赛24秒计时器 (1)

篮球竞赛24秒计时器 (1)

ID:20418757

大小:313.44 KB

页数:18页

时间:2018-10-12

篮球竞赛24秒计时器 (1)_第1页
篮球竞赛24秒计时器 (1)_第2页
篮球竞赛24秒计时器 (1)_第3页
篮球竞赛24秒计时器 (1)_第4页
篮球竞赛24秒计时器 (1)_第5页
资源描述:

《篮球竞赛24秒计时器 (1)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录1引言12方案的选定22.1设计任务及要求22.2计时器的特点及其应用22.3设计方案的比较与选定23电路设计原理与实验电路33.1试验理论分析33.2电路设计43.2.1标准脉冲发生电路的设计43.2.2计数器电路的设计53.2.3单元译码显示电路的设计73.2.4控制电路的设计83.2.5报警电路的设计84电源电路95电路的仿真106重要元器件引脚图及逻辑图126.174LS192资料126.274LS48资料13结束语14参考文献15附录1原件清单16附录2原理图17致谢18前言电子课程设计是电子技术学习中非常重

2、要的一个环节,是将理论知识和实践能力相统一的一个环节,是真正锻炼学生能力的一个环节。在许多领域中计时器均得到普遍应用,诸如在体育比赛,定时报警器、游戏中的倒时器,交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做时间提醒设备等等,由此可见计时器在现代社会是何其重要的。篮球作为一项全民健身项目,已有一定的历史。在中国,篮球很盛行,篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器,目前多数采用的是24秒制,但随着篮球制度的改革将会采用30秒制。有需要就会有市场,因此设计一款30秒计时器是非常有必要也非常有前景的

3、。该款计时器是在原来的基础上把24秒制改为30秒制。该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。在篮球比赛中,规定了球员的持球时间不能超过30秒,否则就犯规了。本课程设计的“篮球竞赛30秒计时器”,可用于篮球比赛中,用于对球员持球时间30秒限制。一旦球员的持球时间超过了30秒,它自动的报警从而判定此球员的犯规。本设计主要能完成:显示30秒倒计时功能;系统设置外部操作开关,控制计时器的直接清零、启动和暂停/连续功能;在直接清零时,数码管显示器全部显示为“0”;计时器为30秒递减计时其计时间隔为0.1秒;计时

4、器递减计时到零时,数码显示器不灭灯,同时发出光电报警信号等。整个电路的设计借助于Multisim10.0.1仿真软件和数字逻辑电路相关理论知识,并在Multisim10.0.1下设计和进行仿真,得到了预期的结果。2方案的选定2.1设计任务及要求基本要求:①设计一个计时器,要求具有显示24秒计时功能。②设置外部操作开关,控制计时器的直接清零、启动和暂停/连续功能。③在直接清零时,要求数码显示器灭灯。④计时器为24秒递减计时,计时间隔为1秒。提高要求:计时器递减计时到零时,数码显示器不能灭灯,同时发出光电报警信号。2.2计时器

5、的特点及其应用此篮球计时器操作方便,具有直接清零、启动和暂停/连续功能以及报警功能,大量的运用在篮球比赛里。2.3设计方案的比较与选定本设计的核心部分是要设计一个24s倒计数器,并且对计数结果进行实时显示,同时要实现设计任务中提到的各种控制要求,因此该系统包括秒脉冲发生电路,计数器电路,译码显示电路,控制电路和电路报警电路5部分。其中,计数器电路和控制电路时系统的主要部分。计数器电路完成24s倒计时功能,而控制电路具有直接控制计数器的启动记数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求,在设计控制

6、电路时,应正确处理各个信号之间的时序关系。在操作直接清零开关时,要求计数器清零,数码显示器显示零。当启动开关闭合时,控制电路应封锁时钟信号CP,同时计数器完成置数功能,译码显示电路显示24S字样;当启动开关断开时,计数器开始计数;当暂停。连续开关拨在暂停位置上时,计数器停止计数,出于保持状态;当暂停、连续开关拨在连续时,计数器继续递减计数。系统设计框图如(1)、(2)。(1)方案1:秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关图1整体方框图一(2)方案2:秒脉冲发生器计数器控制电路报警电路译码显示外部操作开关图2

7、整体方框图二方案一的控制电路对每一单元模块实行独立的控制,相对与方案2电路更具有稳定性,所以我们选择方案1。3电路设计原理与实验电路3.1试验理论分析(1)8421BCD码24进制数递减计数器是由74LS192构成的。74LS192是十进制计数器,具有“异步清零”和“异步置数”功能,且有进位和借位输出端。在减计数时,当需要进行多级扩展连接时,只要将低位的BO端接到高位的PD端,因为只有当低位片的计数结果到零状态时,BO才会有脉冲输出,且以低电平作为有效输出。只有当低位BO端发出借位脉冲,高位计数器才做减计数。当高,低位计数

8、器全为零时,且CPD为0时,置数端2,计数器完成并行置数,在PD端得输入时钟脉冲作用下,计数器进入下一轮循环减计数。此计数器预置数为N=(00100100)=(24)10。.(2)辅助时序控制电路,由与非门电路控制时钟信号CP的放行与禁止。(3)本设计要求计时的时间间隔为1s,输出频率为1HZ,所以脉冲

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。