数字逻辑实验报告三

《数字逻辑实验报告三》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、武汉科技大学城市学院数字逻辑实验报告实验三实验名称：译码器等常用组合IC的应用专业班级：算机科学与技术一班学号：201110137133______姓名：______实验时间：2013年5月22日指导老师：____实验三译码器等常用组合IC的应用一、实验目的1．掌握2:4、3:8译码器的基本原理与用法。2．掌握常用数据编码器的基本原理与用法3．掌握共阴极和共阳极数码管的工作原理及相应七段显示译码器的用法(其中2、3为选做内容)二、实验要求1．在Proteus仿真环境下设计基于2:4译码器的半加器电路和基于3:

2、8译码器的全加器电路。2．用一片74139实现3:8译码器的功能。3．验证基于74148的8:3编码器的逻辑功能。4．验证基于74147的BCD编码器的逻辑功能5．验证共阴极数码管译码器7448或74248的逻辑功能及相应数码管驱动显示。或者验证共阳极数码管译码器7447或74247的逻辑功能及相应数码管驱动显示。三．实验内容、实施方案与结果分析1．在ProteusISIS环境下，选用双2:4译码器74HC139，用其中之一的2:4译码器，在其3个输入端连接LOGICSTATE，在其4个输出端连接LOGICP

3、ROBE，通过仿真验证2:4译码器功能，并根据仿真数据填写其功能表。如图3.1所示：图3.1验证2:4译码器74HC139表3-12:4译码器74HC139逻辑功能表输入输出BA1××111100011100011101010101101101112．设计基于74HC139的半加器电路，仿真验证并说明其工作原理。如图3.2所示：图3.2基于74HCI39的半加器电路3．将一片74HC139的两个2:4译码器通过辅助门电路连接成一个3:8译码器，仿真验证并说明其工作原理。如图3.3所示：图3.3基于74HC13

4、9设计的3:8译码器4．在ProteusISIS环境下，选用3:8译码器74HC138，在其6个输入端连接LOGICSTATE，在其8个输出端连接LOGICPROBE，通过仿真验证3:8译码器功能，并根据仿真数据填写其功能表。如图3.4所示：图3.4验证3:8译码器74HC138功能电路表3-23:8译码器74HC138逻辑功能表输入输出0×××××1111111111××××111111111×1×××11111111100000111111101000011111110110001011111011100

5、01111110111100100111011111001011101111110011010111111100111011111115.设计基于74HC138的全加器电路，仿真验证并说明其工作原理。如图3.5所示：图3.5基于74HC138的全加器电路6．能否利用3:8译码器实现三变量组合逻辑函数中的一致电路、不一致电路、多数表决电路？如何实现。图3.6基于3:8译码器的多数表决电路7．自拟电路，验证8:3编码器74148的逻辑功能，并填写相应功能表。如图5.7所示：图5.7验证8:3编码器74148功能电

6、路8．自拟电路，验证BCD编码器74147的逻辑功能，并填写相应功能表。如图5.8所示：图5.8BCD编码器74147的逻辑功能9．自拟电路，验证共阴数码管译码器7448或74248的逻辑功能，并填写相应功能表。如图5.9所示：图5.9验证共阴数码管译码器7448功能10．自拟电路，验证共阳数码管译码器7447或74247的逻辑功能，并填写相应功能表。如图5.10所示：图5.10验证共阳数码管译码器7447功能四．实验总结这次是实验可真多啊，我在寝室做了一个下午和晚上才做完了。但也收获的不少，掌握的各种译码器

7、的用法，进一步学习了数码管译码器的功能。