利用软件使电路瞬时发生多种变化

《利用软件使电路瞬时发生多种变化》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、利用软件使电路瞬时发生多种变化

2、第1利用软件使电路瞬时发生多种变化的动态可重构技术通过高速切换而增加电路数目动态可重构技术是种能够通过动态、高速地切换芯片内部电路结构的技术。从表面上看，这种技术的最引人之处是可增加电路的数目。芯片内同样的硬件组件，一会儿可是MPEG解码器，而另一瞬间就可变成JPEG的编码解码器。单纯从功能增加这一意义上而言，该技术可类似于单芯片技术SoC(系统芯片)或单封装系统SIP(Systeminpackage)，然而这是比上两者效果更优的技术手段。为了使一块芯片具有更多的功能，一般而言就

3、要将尽可能多的电路集成在单块芯片之内。除增加电路之外没有更好的方法了。因而，迄今为止为了实现这一目的，往往采用的就是SoC技术。SoC是将存储器、微处理器芯核和逻辑电路等各种功能部件都集成在单块IC芯片之内。采用当代的微精加工技术，可将这庞大的电路做得很小从而集成在一块芯片内。但是为了制造这种SoC芯片，采用0.13mm线宽工艺时，其制作掩膜的成本就要高达约80万美元。由于这个原因，这类SoC芯片很少面世。这样，为了增加电路功能，目前盛行的做法是采用上述的SIP技术。不同于SoC技术，SIP技术并不是将多种电路

4、集成在一块芯片之内。而是根据需要，采用不同的工艺技术制作几块不同的芯片，然后再将这些可满足某些要求的几块芯片重叠起来封装在一个模块之内。这样看，无论SoC还是SIP都是在有限的面积上，增加尽可能多的电路，从而实现将多种功能组合在一起的器件技术。我们现在介绍的动态可重构技术也是在有限的面积上集成多个电路。仅从这点而言，其与SoC和SIP技术相同。比如，若是在仪器中未同时使用的电路模块，那就没有必要将相应的电路全部集成到一起。只要在同一芯片上通过改变电路的结构从而可以实现所需的功能的话，我们就可以视为增加了电路的数

5、量。动态可重构技术也称为是产生所谓“虚拟电路”的技术。在计算机领域，通过采用“虚拟存储”的技术，可以增大地址空间。通过分页技术，可快速写入存储的内容，由此使实际使用的存储空间要远大于本身的物理空间。与此相同，动态可重构技术也是“即使实际电路面积有限，也可制作出具有较多功能的电路”的一种技术。并非FPGA进化技术作为普通的可重构技术，目前最为大家所熟知的就是FPGA。这是将有2~4个输入及一个输出的查找表(lookuptable)排成矩阵形式。而新问世的动态可重构技术，许多人会认为只不过是由FPGA进化而来的技术

6、。某半导体设计人员甚至称“动态可重构技术不过是采用控制器来改变电路配线的技术。说不定还牵扯上与FPGA厂商的专利纠纷，真的能够实现商品化吗？”但是，动态可重构技术从设计使用方法等方面看，与过去的FPGA等重构技术有着本质上的不同。动态可重构技术具有两个特征。一个是变换电路的速度要比FPGA高很多FPGA的变换速度为几十个毫秒。而对应的动态可重构技术仅为几个纳秒至几十个纳秒。另一个特征是这种电路的切换是利用应用程序通过操作系统(OS)的API(ApplicationProgramInterface)，仅1个时钟周

7、期便可完成。正是由于其速度极快同时是利用程序来完成切换的，因而表面上看作为“虚拟电路”是可以增加电路数目的。根据这一特征，动态可重构技术的应用场所，远比基于补充ASIC(专用集成电路)应用范围的FPGA技术要多得多。动态可重构技术从变换电路的结构上而言，并不能够象与其结构不同的ASIC那样，有效地利用配线和阵列，因此的确其效率较差。但是，反言之，制造了降低使用效率的冗余部分后，在设计上反倒容易选择。例如，即使提到ASIC，与全定制的芯片相比，还有进一步优化的余地。尽管如此，促使ASIC迅速普及的是：通过结构上利

8、用宏单元及库单元采用同步时钟结构，可以更易于使用设计工具进行设计，大大缩短设计周期。与ASIC设计流程融合在动态重构技术应用上，NEC公司充分利用这一技术的优点而将其实用化。NEC2002年10月份公布了采用这一技术的DRP(动态可重构结构处理器)。该DRP的特点是将软件的开发流程与ASIC的开发流程融合在一起。NEC的DRP是由多个处理器基本单元(PE)集成在一起的。在开发面向处理器的应用程序时，通常排在第1位的是C编译器。将C语言的源代码通过C编译器直接变换成对象代码。然而，对于DRP，在用C语言编写应用程

9、序后，将其先变换成面向ASIC的设计信息RTL，然后再变换成DRP的对象代码。其不是一次性就变成对象代码，而是要迈过中间变换。NEC之所以把设计ASIC的工具作为开发DRP的工具是基于两个原因。一是DRP的处理器数目多达512个。由于要对这些多个并行处理器进行编译，而常规微处理器所采用的编译器并不善于此。对于常规的微处理器，利用超标量方法最多也就是涉及并行8个处理器的设计。对于超过并行