《数字电路设计》课堂笔记整理(段成华老师)new

《数字电路设计》课堂笔记整理(段成华老师)new

ID:20141053

大小:1.11 MB

页数:43页

时间:2018-10-10

《数字电路设计》课堂笔记整理(段成华老师)new_第1页
《数字电路设计》课堂笔记整理(段成华老师)new_第2页
《数字电路设计》课堂笔记整理(段成华老师)new_第3页
《数字电路设计》课堂笔记整理(段成华老师)new_第4页
《数字电路设计》课堂笔记整理(段成华老师)new_第5页
资源描述:

《《数字电路设计》课堂笔记整理(段成华老师)new》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、DigitalIntegrateCircuitDesignClassNoteVersion1.0.0Announcement因为时间仓促和平时课上条件所限,中间有错误漏掉的,请大家自行更正。部分内容没有写(比如FPGA,FIFO)参看课程资源和参考书,如NOTE有误务请通知作者ysjk2000@qq.com。Referance书【1】:JamesR.Armstrong,F.GailGray.VHDL设计表示和综合(原书第2版).李宗伯,王蓉晖,王蕾等译.机械工业出版社.2002.书【2】:阎石.数字电路技术基础(第5版).高等教育出

2、版社.2004.Chapter1DesignAbstractionandRepresentation1.1TheProblemofIC.DesignandtheSolutions1.1.1AHistoryPerspective(1)FirstIC.(1958)JackKilby(1923~2005)德州电器TTL逻辑→80年代,2000年NobelPrice.1.1.2IC.DesignComplex(1)ITRS(InternationalTechnologyRoadmapforSemiconductor)(2)工艺参数:年份特征

3、尺寸(nm)门极电压(v)数量备注19953503.310M20011301.2100M1亿2010450.61B10亿2016224.2100B(3)ComplexFeatureSize(特征尺寸):Gate-equivalentCorrespondstoa2inputNANDgate做一个与非门的面积λ法则λroughlyhalfthelengthofthesmalltransistor.Reliably(可信性)variability(变化性)(4)Solution解决复杂性的方案A.DesignAbstraction设计抽象

4、B.FormalRepresentation正式表达1.2DesignRepresentation1.2.1Y-chart1983DanielD.Gajski(1)Abstractlevel见书【1】Page2表1-11Systemlevel系统级2Chiplevel芯片级3Register-Transferlevel寄存器级4Logicgatelevel逻辑门级*Switchlevel交换级5Circuitlevel电路级6Layoutlevel版图级*为老师所讲可忽略一级图1Y图表示结构表示功能表示几何表示处理器内存交换寄存器转

5、化电路系统算法布尔表达板图规划若干单元遮罩(mask)几何(2)MainComponentsofY-chartrep.a)Behavioralrep.(BR,BD)Def.:adesignasablackboxanddescribesitsoutputintermofitsinputandtime,indicatingnoinformationabouttheimplementationorstructure.Example:XOR:A=AB+ABnoanygeometricinformationtosomeextent,nostr

6、uctureinformation.b)StructureRep.(SD,SR):Def.:Ablackboxisrepresentedasasetofcomponentsandconnects(interconnection).ActingabridgebetweenBRandGR,nophysicalinformationiscontained.Example:(3)GeometricRep.(GR,GD)a)Def.:Specifyingsize(heightandwidth)ofeachcomponents;theposit

7、ionandinterconnectedonsilicondie.1.2.2HardwareDesignlanguage(HDL)AnexampleofmodelHDL:1970sSpecificationPortinv(in)→out(1)Nfetoutinvss(2)Pfetoutinvdd/end高级语言↓低级语言创建时Delay问题并发性AVHDLexamplei1+i2=o;ENTITYOR2ISPort(i1,i2:inbit;ooutbit);ENDOR2ARCHITECTUREDOFOR2ISBEGAINo<=i1o

8、ri2ENDOneHDLlForsynthesis生成硬件lForsimulation仿真lFastvector测试矢量功能描述有延时,行为描述无延时BehaviorDescriptionAlgorithmicdescription算

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。