资源描述：
《实验一加法器和数码显示译码器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、桂林电子科技大学EDA技术及应用实验报告实验名称：加法器和数码显示译码器设计生命与环境科学学院生物医学工程专业作者：学号：实验日期：2012年9月23日一、实验目的1、掌握软件QuartusⅡ9.0软件的基本使用方法2、掌握GW48_PK2/4EDA实验开发系统的基本使用方法3、了解程序VHDL程序的基本结构二、实验内容1、采用VHDL程序语言设计8位加法器显示译码器，其表达式为：cin+a+b=cout+s；其中，cin为进位输入，a为被加数，b为加数，cout为进位输出，s为输出和：2、进行仿真，显示
2、波形3、将程序下载至硬件，显示结果并验证。三、实验设计及步骤1、打开软件建立工程于文件夹D：add8单击file中的newprojectwizard,选择工程所在位置D:add8，再给工程取名add.单击finish.（注意工程名必须与程序代码中的实体名一致）2、新建VHDL文件单击file中的new，选择designfile中的VHLDfile，输入程序3、源程序：LIBRARYIEEE;--声明库USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGN
3、ED.ALL;--声明用到的程序包ENTITYADDIS--实体PORT(--外部端口说明CIN:INSTD_LOGIC;A:INSTD_LOGIC_VECTOR(7DOWNTO0);B:INSTD_LOGIC_VECTOR(7DOWNTO0);S:OUTSTD_LOGIC_VECTOR(7DOWNTO0);COUT:OUTSTD_LOGIC);ENDADD;ARCHITECTUREARCHIOFADDIS--结构体SIGNALSINT:STD_LOGIC_VECTOR(8DOWNTO0);SIGNALA
4、A,BB:STD_LOGIC_VECTOR(8DOWNTO0);--定义内部逻辑矢量BEGIN--以下是程序逻辑部分AA<='0'&A;BB<='0'&B;SINT<=AA+BB+CIN;S<=SINT(7DOWNTO0);COUT<=SINT(8);ENDARCHI;工程名字为：ADD1、仿真新建建立仿真文件，file中的new，在中选择，出现双击name下方的空白处，单击出现的InsertNodeorBus中的NodeFinder.出现NodeFinder对话框，单击list，在NodesFound里
5、面选择A和B及S到右边的selectednodes里面。Ok再ok..选择A（其背景变成蓝色），单击，给A进行计数赋值，如图对B同样的做法。（signeddecimal表示有符号十进制）选择S，右键，单击properties（属性）。保存文件，再点击进行仿真仿真结果如下：1、实验电路结构图：其中：PIO3~PIO0接A[3..0],键1输入，对应引脚号12,11,10,8PIO7~PIO4接A[7..4],键2输入，对应引脚号30,15,14,13PIO11~PIO8接B[3..0],键3输入，对应引脚号
6、35,34,33,31PIO15~PIO12接B[7..4],键4输入，对应引脚号41,40,39,37PIO49接CIN，键8输入，对应引脚号128PIO19~PIO16接S[3..0],数码管5显示，对应引脚号46,45,44,43PIO23~PIO20接S[7..4],数码管6显示，对应引脚号57,56,48,47PIO32接COUT，发光管D1显示，对应引脚1012、硬件逻辑验证：锁定管脚之后，点击，在弹出的对话框中勾选，再点击，选择下面的内容，close。单击，开始下载。实验箱选择模式一，按复位
7、键，随意输入数据进行验证：说明：（被加数：第二位对应“键二”，第一位对应“键一”加数：第二位对应“键四”，第一位对应“键三”数码管显示：第二位对应“数码管6”，第一位对应“数码管5”）一、实验结果和加数被加数数码管6数码管5键4键3键2键1342311180E0A二、实验总结
