实验17段数码显示译码器设计

实验17段数码显示译码器设计

ID:10875387

大小:33.00 KB

页数:4页

时间:2018-07-08

实验17段数码显示译码器设计_第1页
实验17段数码显示译码器设计_第2页
实验17段数码显示译码器设计_第3页
实验17段数码显示译码器设计_第4页
资源描述:

《实验17段数码显示译码器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验二7段数码显示译码器设计一、实验目的学习7段数码显示译码器设计;学习VHDL的CASE语句应用及多层次设计。二、实验内容说明例3-1中各语句的含义,以及该例的整体功能。在QuartusⅡ上对该例进行编辑、编译、综合、适配、仿真,给出其所有信号的时序波形。硬件设置:选实验电路模式6,用数码8显示译码输出(PIO46~40,引脚号为105、103、99~96、85),键8(PIO13,引脚号为36)、键7(PIO12,引脚号为35)、键6(PIO11,引脚号为34)、键5(PIO10,引脚号为33)四位控制输入。最后进行编译、下载和硬件测试实验。三、实验报告根据

2、实验内容,写出实验报告,包括编译仿真波形、分析结果以及硬件测试实验结果。四、实验步骤将实验一中的源程序输入部分改为7段数码显示译码器程序输入即可。实验二7段数码显示译码器设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDECL7SISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDDECL7S;ARCHITECTUREoneOFDECL7SISBEGINPROCESS(A)BEGINCASEAISWHEN"0000

3、"=>LED7S<="0111111";WHEN"0001"=>LED7S<="0000110";WHEN"0010"=>LED7S<="1011011";WHEN"0011"=>LED7S<="1001111";WHEN"0100"=>LED7S<="1100110";WHEN"0101"=>LED7S<="1101101";WHEN"0110"=>LED7S<="1111101";WHEN"0111"=>LED7S<="0000111";WHEN"1000"=>LED7S<="1111111";WHEN"1001"=>LED7S<="1101111";WHE

4、N"1010"=>LED7S<="1110111";WHEN"1011"=>LED7S<="1111100";WHEN"1100"=>LED7S<="0111001";WHEN"1101"=>LED7S<="1011110";WHEN"1110"=>LED7S<="1111001";WHEN"1111"=>LED7S<="1110001";WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;END;实验三计数器设计一、实验目的学习含异步清零、同步时钟使能功能的计数器设计。一、实验内容说明程序中各语句的含义,以及该例的整体功能。在Quartus

5、Ⅱ上对该例进行编辑、编译、综合、适配、仿真,给出其所有信号的时序波形。硬件设置:选实验电路模式5,用数码管1显示计数器输出(PIO19~16,引脚号为42、41、40、39),使能端为键1(PIO0,引脚号为1),清零端为键2(PIO1,引脚号为2),进位端为发光二极管1(PIO8,引脚号为11),时钟端(clock0,引脚号为93)。最后进行编译、下载和硬件测试实验。二、实验报告根据实验内容,写出实验报告,包括编译仿真波形、分析结果以及硬件测试实验结果。四、实验步骤输入编写的源程序,编译通过后,进行仿真分析。仿真完成后进行管脚定义并编译通过,实验箱时钟cloc

6、k5加短路帽,clock0接4HZ。烧写程序,实现硬件测试。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcnt10aIS--主程序PORT(CLK,RST,ENA:INSTD_LOGIC;--时钟信号端、清零端、使能端COUNT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--四位输出OUTY:OUTSTD_LOGIC);--进位端ENDcnt10a;ARCHITECTUREbehaOFcnt10aISSIGNALc1:STD_LOGIC_

7、VECTOR(3DOWNTO0);BEGINPROCESS(CLK,RST,ENA)BEGINIF(RST='1')THENc1<="0000";--复位端有效时,立刻输出清零ELSIF(CLK'EVENTANDCLK='1')THENIFENA='1'THENc1<=c1+1;--同步使能端有效时,计数1次IF(c1>="1001")THENc1<="0000";--十进制计数器,计满循环ENDIF;ENDIF;ENDIF;ENDPROCESS;PROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENIFc1="1001"THENO

8、UTY<='1';--计

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。