数字逻辑课程设计

数字逻辑课程设计

ID:19413855

大小:2.02 MB

页数:16页

时间:2018-10-02

数字逻辑课程设计_第1页
数字逻辑课程设计_第2页
数字逻辑课程设计_第3页
数字逻辑课程设计_第4页
数字逻辑课程设计_第5页
资源描述:

《数字逻辑课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、江苏大学数字逻辑电路课程设计报告——多功能数字钟专业及班级:物联网1101姓名:牛月晗学号:3110611006数字逻辑电路课程设计报告——多功能数字钟1.设计任务与要求(1)拥有正常的时·分·秒功能。(2)能利用实验板上的按键实现校时·校分·及清零功能。(3)能利用实验板上的扬声器做整点报时。(4)闹钟功能。(5)在MAXPLUS2中采用层次化设计方法进行设计。(6)完场全部电路设计后在实验板上下装,验证设计课题的正确性。2.多功能数字钟的总体设计框图3.设计方案根据总体设计框图,可以将整个系统分为6

2、个模块来实现,分别是计时模块·校时模块·整点报时模块·分频模块·动态显示模块及闹钟模块。(1)计时模块该模块的设计相对简单,使用一个二十四进制和两个六十进制计数器级联,构成数字钟的基本框架。二十四进制计数器用于计时,六十进制计数器用于计分与计秒。只要给秒计数器一个1HZ的时钟脉冲,则可以进行正常的计时。分计数器以秒计数器的进位作为计数脉冲,小时计数器以分计数器的进位作为计数脉冲。A)二十四进制原理图生成的器件图B)六十进制计数器原理图生成的器件图(1)校时模块校时模块设计要求实现校时·校分以及秒清零的功

3、能。a)按下校时键,小时计数器迅速递增以调至所需的小时位。b)按下校分键,分计数器迅速递增以调至所需要的分位。c)按下清零键将秒计数器清零。可以选择实验板上的三个脉冲按键进行锁定。对此模板的设计,有三个需要注意的问题:a)在校分时,分计数器的计数不应对小时产生影响,因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。b)按键“抖动”的消除。所谓“抖动”是指一次按键时的弹跳现象,通常实验板中按键所用的开关为机械弹性开关,由于机械触点的弹性作用,按键开关在闭合时并不能马上接通,而断开时也不能马上断开,使

4、得闭合及断开的瞬间伴随一系列的电压抖动,从而导致本来一次按键,希望计数一次,结果因为抖动计数多次,且次数随机,这样严重影响了时间的校对。消除抖动较为简单的方法是利用触发器,比如可以使用D触发器进行消抖,原因在于,D触发器边沿触发,则在除去时钟边沿到来前一瞬间之外的绝大部分时间都不能输入,自然消除了抖动。A)计时采用1HZ的脉冲驱动计数器计数,而校对时间时应选用相对频率较高的信号计数器已达到快速校对时间的目的。这两种计数脉冲之间需要进行选择切换。两种脉冲信号用二路选择器进行选择,选择条件为是否按键。计时与

5、校时模块的原理图:(1)整点报时模块该模块的功能要求是:计时到59分50秒时,每隔两秒一次低音报时,整点时进行高音报时,可以将报时信号接到实验板上的扬声器输出。而以不同频率的脉冲信号区分低音和高音报时。比如此时可以用500HZ信号进行低音报时,用1KHZ作为高音报时信号。此时报时的条件是计数器计数至所要求的时间点,因而需要实现一个比较模块,将分计数器和秒计数器的输出连接比较模块输入端完成比较过程报时模块的VHDL描述:报时模块的生成器件图:(1)分频模块本模块中需要用到多种不同频率的脉冲信号,上至高音报

6、时信号,下至1KHZ的计秒脉冲。所有这些脉冲信号均可以通过一个基准频率分频器生产。基准频率分频器就是一个进制很大的计数器,利用计数器的分频动能,从而不同的输出位得到不同的脉冲信号。分频器的生成器件图:分频模块实现的原理图(1)动态显示模块时间的显示需要用到6个数码管,如果实验板上有可用的静态数码管有6个或者6个以上,则很容易实现显示,只需要将小时高位到秒低位共6组输出按顺序锁定到6个数码管上即可。但如果资源不足,则无法完整显示6位时间。在这种情况下,需要采用动态扫描的方式实现时间的显示。在动态扫描下,所

7、用的数码管对应同一组七段码,每一个数码管有一个选择端控制点亮或者熄灭,如果全部点亮,则都显示相同的数字,如要实现6位不同时间的显示,则可以利用人的视觉缺陷。具体来讲,可以在6个不同的时间段分别将每组时间经过七段译码后输出到6个数码管,当某一组时间的七段码到达时,只点亮对应位置上的数码管,显示相应的数字;下一组循环将相邻一组时间的七段码送至数码管,同样只点亮相应位置的数码管,6次一循环,形成一个扫描序列。只要扫描频率超过人眼的视觉暂留频率(24HZ),就可以达到点亮单个数码管,却能享有6个同时显示的视觉效

8、果,人眼辨别不出来差别,而且扫描频率越高,显示的越稳定。动态显示模块生成器件图:动态显示模块VHDL描述:无闹钟的数字钟原理图:(1)闹钟模块闹钟模块要求数字钟计时到任意所设定的时间均能驱动扬声器报时。该模块的设计应考虑到以下几个问题。a)设定的闹钟的时间应使用新的计数器进行储存,与正常的计数器互不干扰。新二十四进制计数器原理图:新六十进制计数器原理图:a)与正常的计时状态的显示切换。可以设定一个按键,用于选择是将计时时间还是闹钟时间显示到

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。