资源描述:
《逻辑电平lvds》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1几种常用高速逻辑电平 1.1LVDS电平 LVDS(LowVoltageDifferentialSignal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。摘要LVDS、ECL、CML等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑电平的接口原理、特点、设计及应用场合
2、,归纳比较它们的特性,最后举例说明不同逻辑电平之间的互连。关键词LVDSECLCML逻辑电平 在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。1 几种常用高速逻辑电平1.1 LVDS电平 LVDS(LowVoltageDifferentialSignal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所
3、示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。图1 LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义:ANSI/TIA/EIA644(1995年11月通过)和IEEEP1596.3(1996年3月通过)。这两个标准中都着重定义了LVDS的电特性,包括: ① 低
4、摆幅(约为350mV)。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655Mb/s的最大速率和1.923Gb/s的无失真通道上的理论极限速率。 ② 低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本。 ③ 具有相对较慢的边缘速率(dV/dt约为0.300V/0.3ns,即为1V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力。 所以,LVDS具有高速、超低功耗
5、、低噪声和低成本的优良特性。 LVDS的应用模式可以有四种形式: ① 单向点对点(pointtopoint),这是典型的应用模式。 ② 双向点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信。可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。 ③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。 ④ 多点结构(multipoint)。此时多点总线支持多个驱动器,也可以采用BLV
6、DS驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。 为了支持LVDS的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(MLVDS)国际标准ANSI/TIA/EIA8992001,规定了用于多分支结构和多点结构的MLVDS器件的标准,目前已有一些MLVDS器件面世。 LVDS技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日
7、益广泛。接口芯片供应商正推进LVDS作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。1.2 ECL电平 ECL(EmitterCoupledLogic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路,如图2所示。图2 ECL驱动器与接收器连接示意 ECL电路的最大特点是其基本门电路工作在非饱和状态,因此ECL又称为非饱和性逻辑。也正因为如此,ECL电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个ns数量级甚至更少。传统的ECL以VCC为零电压,VEE为-5.2V电源,VOH
8、=VCC-0.9V=-0.9V,VOL=VCC-1.