欢迎来到天天文库
浏览记录
ID:59196924
大小:239.50 KB
页数:14页
时间:2020-09-10
《技术报告lvds差分电平标准技术报告.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、版本:V1.0作者:贾兴刚日期:2016-3-29最后修改:2016-3-29LVDS电平标准技术报告1概述1.11.1LVDS简介现在的液晶显示屏普遍采用LVDS接口。LVDS(LowVoltageDifferentialSignal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100
2、Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。LVDS技术在两个标准中被定义:ANSI/TIA/EIA644(1995年11月通过)和IEEEP1596.3(1996年3月通过)。这两个标准中都着重定义了LVDS的电特性,包括:①低摆幅(约为350mV)。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655Mb/s的最大速率和1.923Gb/s的无失真通道上的理论极限速率。LVDS传输支持速率一般在15
3、5Mbps(大约为77MHZ)以上。②低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本。③具有相对较慢的边缘速率(dV/dt约为0.300V/0.3ns,即为1V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力。所以,LVDS具有高速、超低功耗、低噪声和低成本的优良特性。LVDS的应用模式①单向点对点(pointtopoint),这是典型的应用模式。②双向
4、点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信。可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。③多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。④多点结构(multipoint)。此时多点总线支持多个驱动器,也可以采用BLVDS驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用
5、场合,选用不同的软件协议和硬件方案。为了支持LVDS的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(MLVDS)国际标准ANSI/TIA/EIA,规定了用于多分支结构和多点结构的MLVDS器件的标准,目前已有一些MLVDS器件面世。LVDS技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛。接口芯片供应商正推进LVDS作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计
6、算机、工作站之间的互连。LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。1.1其他常用电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用。注意事项。TTL:Transistor-T
7、ransistorLogic三极管结构。Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。LVTTL又分3.3V、2.5V以及更低电压的LVTTL(LowVoltageTTL)。3.3VLVTTL:Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。2.5VLVTTL:Vcc:2.5V;VO
8、H>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片。TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱
此文档下载收益归作者所有