《eda技术与电子综合设计》实践操作试题七

《《eda技术与电子综合设计》实践操作试题七》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《EDA技术与电子综合设计》实践操作试题七【题目一】分别用IF语句和CASE语句描述一个四选一数据选择器的逻辑功能说明：（1）d0～d3为数据输入端，S0和S1为地址选择端，q为输出数据端；（2）根据地址代码的不同（即S0S1的状态不同），将四路输入数据d0～d3中相应的一路数据送到输出端口q上。【考核内容与要求】（1）按要求编写正确的VHDL程序，并能够熟练地进行设计的输入（10分）；（2）熟练完成设计项目的编辑与编译，并生成相应的符号文件（8分）；（3）能够对设计项目进行仿真，并对仿真结果加以分析（8分）。（4）回答与本题相关的问题（8分）150【题目二】l

2、ibraryieee;useieee.std_logic_1164.all;ENTITYh_adderisport(a,b:inbit;co,so:outbit);endh_adder;architectureoneofh_adderisbeginso<=NOT(axor(NOTb));co<=aANDb;endone;libraryieee;useieee.std_logic_1164.all;ENTITYor2isport(a,b:inbit;c:outbit);endor2;architectureoneofor2isbeginc<=aorb;endone

3、已知半加器和两输入或门的VHDL描述如下程序所示，试根据原理图采用元件例化的方法，描述一个1位全加器的逻辑功能。【考核内容与要求】（1）按要求编写正确的VHDL程序，并能够熟练地进行设计的输入（10分）；（2）熟练完成设计项目的编辑与编译，并生成相应的符号文件（8分）；（3）能够对设计项目进行仿真，并对仿真结果加以分析（8分）。（4）回答与本题相关的问题（8分）150【题目三】用VHDL语言设计一个异步复位、同步置数的十二进制加法计数器。端口说明：clrn——异步复位端；clk——时钟脉冲输入端；din[3..0]——预置数输入端；dout[3..0]——计数值

4、输出端；load——预置数控制端。【考核内容与要求】（1）按要求编写正确的VHDL程序，并能够熟练地进行设计的输入（8分）；（2）熟练完成设计项目的编辑与编译，并生成相应的符号文件（8分）；（3）能够对设计项目进行仿真，并对仿真结果加以分析（8分）。（4）回答与本题相关的问题（8分）150