资源描述：
《eda技术与实践综合设计报告-彩灯控制器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、北华航天工业学院综合实践总结报告综合实践名称：EDA技术与实践彩灯控制器综合实践地点、时间教二EDA实验室2014-2015-2学期第11~13周专业班级：电气自动化姓名：学号：指导教师姓名：完成时间：2015年5月19日一、综合实践目的1.用给定IC设计、安装与调试彩灯控制2.设计用十六只LED组成的彩灯图案，彩灯图案要有三种花型的变换，循环往复。3.要具有清零开关。4.彩灯图案状态变换的速度至少有快、慢两种。5.安装并调试彩灯控制器。二、综合实践理论基础和核心内容1.时序控制模块：将输入时钟信号改为两个不同频率的输出时钟信号，从而实现分频器的功能。借此控制彩灯以快慢两种不同的频率进行
2、闪烁。2.显示控制模块：显示控制模块是整个设计的核心,它负责整个设计的输出效果即各种彩灯图案的样式变化。该程序充分地说明了用VHDL设计电路的“弹”性,即可通过改变程序中输出变量Q的位数来改变彩灯的数目。其中,P1进程对灯闪的速度控制有两种方式可改变灯闪的速度:一是改变外部时钟的赋值,二是改变信号U的位数。P2进程能进行彩灯的图案控制,改变s的位数即可改变要控制图案的数目,改变输出变量Q的组合即可变幻彩灯图案。三、综合实践具体内容和记录（图、表或程序等）1.程序：时序控制模块：libraryieee;useieee.std_logic_1164.all;useieee.std_logic
3、_unsigned.all;entitysxkzisport(chose_key:instd_logic;clk_in:instd_logic;clr:instd_logic;clk:outstd_logic);endentitysxkz;architectureartofsxkzis2signalcllk:std_logic;beginprocess(clk_in,clr,chose_key)isvariabletemp:std_logic_vector(2downto0);beginifclr='1'thencllk<='0';temp:="000";elsifrising_edge
4、(clk_in)thenifchose_key='1'theniftemp="011"thentemp:="000";cllk<=notcllk;elsetemp:=temp+'1';endif;elseiftemp="111"thentemp:="000";cllk<=notcllk;elsetemp:=temp+'1';endif;endif;endif;endprocess;endprocess;clk<=cllk;仿真图：32.程序：显示控制模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYXSKZISPORT(CLK:INSTD_LO
5、GIC;CLR:INSTD_LOGIC;LED:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDENTITYXSKZ;ARCHITECTUREARTOFXSKZISTYPESTATEIS(S0,S1,S2,S3,S4,S5,S6,s7,s8,s9,s10,s11,s12,s13);SIGNALCURRENT_STATE:STATE;SIGNALFLOWER:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(CLR,CLK)IS4CONSTANTF1:STD_LOGIC_VECTOR(15DOWNTO0):="0001000100010
6、001";CONSTANTF2:STD_LOGIC_VECTOR(15DOWNTO0):="0010001000100010";CONSTANTF3:STD_LOGIC_VECTOR(15DOWNTO0):="0100010001000100";CONSTANTF4:STD_LOGIC_VECTOR(15DOWNTO0):="1000100010001000";CONSTANTF5:STD_LOGIC_VECTOR(15DOWNTO0):="1111111111111111";CONSTANTF6:STD_LOGIC_VECTOR(15DOWNTO0):="110010011100100
7、1";CONSTANTF7:STD_LOGIC_VECTOR(15DOWNTO0):="0010010000100100";CONSTANTF8:STD_LOGIC_VECTOR(15DOWNTO0):="0001001000010010";CONSTANTF9:STD_LOGIC_VECTOR(15DOWNTO0):="1111111111111111";CONSTANTF10:STD_LOGIC_VECTOR(15DOWNTO0
