数字逻辑实验与设计new

数字逻辑实验与设计new

ID:18877971

大小:4.18 MB

页数:110页

时间:2018-09-24

数字逻辑实验与设计new_第1页
数字逻辑实验与设计new_第2页
数字逻辑实验与设计new_第3页
数字逻辑实验与设计new_第4页
数字逻辑实验与设计new_第5页
资源描述:

《数字逻辑实验与设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、东北石油大学自编教材数字逻辑实验指导书向明尚刘延军刘志刚杜娟编著软件学院2011年1月目录实验一门电路功能验证1一、实验目的1二、实验内容1三、实验项目1四、实验步骤2五、实验结论2实验二触发器功能验证3一、实验目的3二、实验内容3三、实验项目31、“与非”门组成的基本R-S触发器32、“或非”门组成的基本R-S触发器53、R-S型电位触发器64、正边沿触发的D型触发器95、正边沿触发的T型触发器116、T触发器(VerilogHDL描述)147、负边沿触发的J-K触发器158、主—从R-S触发器17四、实验步骤20五、实验结论20实验三组合逻辑电路21一、实验目的2

2、1二、实验内容21三、实验项目211、译码器212、数据选择器273、编码器294、数值比较器315、八位带进位端的加法器336、半加器设计347、1位全加器设计358、4位串行进位加法器379、算术逻辑单元(ALU)3910、奇偶检测器43四、实验步骤44五、实验结论44实验四同步时序电路45一、实验目的45二、实验内容45三、实验项目451、正边沿触发的D触发器452、重复计数的计数器483、线性反馈移位寄存器514、移位寄存器设计525、八位计数器设计536、16进制计数器54四、实验步骤56五、实验结论56实验五异步时序电路57一、实验目的57二、实验内容57

3、三、实验项目571、异步递增计数器572、异步递减计数器59四、实验步骤61五、实验结论61实验六数字系统设计62一、实验目的62二、实验内容62三、实验项目621、累加器设计622、节拍发生器643、同步计数单元设计674、8位同步计数器设计69四、实验步骤73五、实验结论73附录AQuartusⅡ10.1使用及数字电路设计流程74A.1数字电路设计流程74A.2工程的建立与管理74A.3QuartusII基本设计流程78A.4设计文件的原理图输入78A.5设计文件的HDL输入80A.6设计实例84A.7下载验证93附录BModelsim仿真工具的使用97B.1Mo

4、delsim简介97B.2Modelsim安装与配置97B.3Modelsim仿真方法98实验一门电路功能验证一、实验目的验证数字电路中的基本门电路的逻辑功能,掌握门电路输入、输出信号之间的逻辑关系,理解常用门电路的逻辑功能、作用,学会它们的应用。二、实验内容验证基本门电路的功能,包括:与门、或门、非门、与非门、或非门、异或门、同或门等。三、实验项目分别验证常用的基本门电路的功能。基本门电路的符号、功能、真值表、波形图如下:1、非门2、或非门3、与非门1074、其他基本电路有学生自己分析和验证。结果记录在结论中,并加以分析。四、实验步骤1、以原理图作为设计输入,验证门

5、电路的功能。原理图参考上面的图形。2、以HDL的形式作为设计输入,验证门电路的功能。以VerilogHDL描述的几个门电路的代码如下:非门:或非:与非:3、实验过程包括一下几步,详细的过程参见附录A。⑴建立工程,加入顶层实体或模块⑵编译工程⑶功能仿真、时序仿真⑷下载验证五、实验结论107实验二触发器功能验证一、实验目的验证触发器的逻辑功能,掌握触发器输入、输出信号之间的逻辑关系,了解常用触发器的逻辑功能、作用,学会它们的应用。二、实验内容验证触发器的逻辑功能,包括:R-S触发器、J-K触发器、D触发器、T触发器等。三、实验项目分别验证触发器的逻辑功能。常用触发器的电路

6、逻辑原理图、功能表、波形图如下:1、“与非”门组成的基本R-S触发器R-S触发器逻辑图R-S触发器波形图(与非门)107R-S触发器时序波形图(与非门)R-S触发器波形图(与非门)测试文件R-S触发器波形图(与非门)VerilogHDL描述文件1072、“或非”门组成的基本R-S触发器R-S触发器逻辑图R-S触发器波形图(或非门)R-S触发器时序波形图(或非门)107R-S触发器(或非门)测试文件R-S触发器(或非门)VerilogHDL描述文件3、R-S型电位触发器107ER-S型电位触发器R-S型电位触发器波形图R-S型电位触发器时序波形图107R-S型电位触发器

7、测试文件R-S型电位触发器VerilogHDL描述文件1074、正边沿触发的D型触发器正边沿触发的D型触发器原理图正边沿触发的D型触发器波形图正边沿触发的D型触发器波形图107正边沿触发的D型触发器时序波形图正边沿触发的D型触发器VerilogHDL描述文件107正边沿触发的D型触发器测试文件5、正边沿触发的T型触发器它是由正边沿D型触发器加上基本门电路构成的。首先,由D型触发器的文件创建一个图形符号。打开D触发器的描述文件*.bdf或*.v,执行File

8、Create/Update

9、CreateSymbolFilesforCurrentFile,如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。