数电课程设计多功能数字钟

数电课程设计多功能数字钟

ID:18280375

大小:1.07 MB

页数:14页

时间:2018-09-16

数电课程设计多功能数字钟_第1页
数电课程设计多功能数字钟_第2页
数电课程设计多功能数字钟_第3页
数电课程设计多功能数字钟_第4页
数电课程设计多功能数字钟_第5页
资源描述:

《数电课程设计多功能数字钟》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课程设计课程名称___数字电子技术课程设计__题目名称___多功能数字钟的电路设计_学生学院___物理与光电工程学院___专业班级___08光信息与科学技术2班_学号___3108009486_________学生姓名___伍国章_____________指导教师___黄老师___________模板中已经设置好的字体和格式不要更改,只需要填写相应内容即可!!注意:页数超过5页请用双面打印,封面仍旧单面单独打印。2010年06月9日共14页第14页一、设计题目多功能数字钟的电路设计数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时,也大大扩展

2、了它的功能,诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此,研究数字钟及扩大其应用,有着非常现实的意义。1)掌握数字钟的设计、组装与调试方法。2)熟悉集成电路的使用方法。二、设计任务与要求1)时钟显示功能,能够以十进制显示“时”、“分”、“秒”。2)具有校准时、分的功能。3)整点自动报时,在整点时,便自动发出鸣叫声,时长1s。选做:1)闹钟功能,可按设定的时间闹时。2)日历显示功能。将时间的显示增加“年”、“月”、“日”。三、原理电路一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成

3、。石英晶体振荡器产生的信号经过分频器得到秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时间。1、振荡器单元电路设计方案一:晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路,如图1.2所示,从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路,如数字钟、电子计算机、数字通信电路等。图1.2CMOS晶体振荡器(仿真电路)图1.2所示电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器

4、电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻共14页第14页为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。方案二:555定时器与RC组成的多谐振荡器如果精度要求不高可以采用由集成电路定时器555与RC组成的多谐振荡器。设振荡频率f0=103Hz,电路参数如图555多谐振荡器原理电路及工作波形本设计采用方

5、案一,单元电路连接、各参数及产生的波形如下图所示:共14页第14页2、分频器单元电路设计通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(),即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。方案一:可选用14级二进制串行计数/分频器CD4060得到精确频率。CD4060计数为14级2进制计数器,可以将32768Hz的信号分频为2Hz。欲得到1秒信号,还需要加入分频电路。1

6、4级二进制串行计数/分频器1HZ分频电路图2秒脉冲产生电路方案二:利用计数器级联选用三片74LS90进行级联,因为每片为1/10分频器,三片级联好获得1Hz标准秒脉冲。其电路图如下:共14页第14页由于CD4060在MULTISIM中仿真不了,所以本设计采用三片74HC161和一片74HC160IC级联,构成2^15分频器。单元电路连接如下图所示:3、计数器单元电路设计时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码。可用于计数的芯片很多,比如可预

7、置的4位二进制同步计数器(74LS161),可二/五分频十进制计数器(74LS90),可预置BCD双时钟可逆计数器(74LS192),双十进制计数器(74LS390)等。本设计采用74ls160作为计数器分别构成60、24进制计数器。60进制计数器由74ls160构成的60进制计数器,将一片74ls160设计成10进制加法计数器,另一片设置6进制加法计数器。两片74ls160按反馈清零法串接而成。秒计数器的十位和个位,输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。