相联存储器的设计

相联存储器的设计

ID:18160907

大小:402.47 KB

页数:20页

时间:2018-09-14

相联存储器的设计 _第1页
相联存储器的设计 _第2页
相联存储器的设计 _第3页
相联存储器的设计 _第4页
相联存储器的设计 _第5页
资源描述:

《相联存储器的设计 》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、沈阳航空航天大学课程设计报告课程设计名称:计算机组成原理课程设计课程设计题目:相联存储器的设计院(系):计算机学院专业:计算机科学与技术班级:学号:姓名:木代佳人,日月同辉指导教师:杨华完成日期:2010年1月15日沈阳航空航天大学课程设计报告目录第1章总体设计方案21.1设计原理21.2设计思路31.3设计环境4第2章详细设计方案52.1顶层方案图的设计与实现52.1.1创建顶层图形设计文件52.1.2器件的选择与引脚锁定52.1.3编译、综合、适配62.2功能模块的设计与实现62.2.1输入寄存器的实现72.2.2存储体的设计与实现82.2.3比较寄存器的实现102.

2、2.4查找结果寄存器的实现122.3仿真调试14第3章编程下载与硬件测试153.1编程下载153.2硬件测试及结果分析15参考文献17附录(电路原理图)18-18-沈阳航空航天大学课程设计报告第3章编程下载与硬件测试第1章总体设计方案1.1设计原理相联存储器(ContentAddressedMemory),它是一种按内容访问的存储器,可以根据数据记录地一部分内容查找其它部分的内容。在相联存储器中,每个存储的数据记录都是固定长度的字。存储字中的每个个位或者字段都可以作为检索的依据(关键字)。    相联存储器的结构框图如图1.1所示。它主要实现将输入寄存器的信息与存储体的信

3、息作比较,相匹配的置为“1”,不匹配的置为“0”,将结果送入查找结果寄存器(SRR)中,并输出结果。输入寄存器...比较寄存器...查找结果寄存器译码选择电路存储体……图1.1相联存储器原理框图1.2设计思路-18-沈阳航空航天大学课程设计报告第3章编程下载与硬件测试根据相联存储器的原理特点,即按照内容寻址,因此可以将相联存储器分为以下几个部分:输入寄存器,译码选择电路,存储体,比较寄存器,查找结果寄存器。输入寄存器:用来存放检索字,字的位数和相联存储器的存储单元位数相等。译码选择电路:用3-8译码器进行译码电路选择,如当置输入端B2B1B0为“000”,时钟脉冲信号为高

4、电位时,可以向存储体第一个单元地址输入八位二进制的字信息;同时其他的存储单元的信息被屏蔽掉。存储体(AMU):用于存放待检索的数据,由高速半导体存储器构成,以求快速存取。比较寄存器(CR):将检索的内容和从存储体中读出的所有单元内容的相应位进行比较,如果有某个存储单元的信息和检索项一致,就把符合寄存器的相应位置“1”,表示该字匹配 ;否则置“0”,表示不匹配。查找结果寄存器(SRR):用来存放按检索项的信息检索从存储体中与之符合的单元地址,其位数等于相联存储器的存储单元位数,每一位对应一个存储单元,位的序数即为相联存储器的单元地址。   设存储体由8个字构成,字长为8位

5、的二进制数。CR为比较寄存器,字长也为8位,存放要比较的两个数。首先向输入寄存器输入一个八位二进制的字,然后通过三八译码器选择电路依次将八个八位二进制数输入到存储体中。将输入到输入寄存器的字通过比较寄存器分别与存储体里的八个字检索比较,若匹配,则输出信号置1,否则置0。匹配信号通过查找结果寄存器(SRR)输出,我们就能找到匹配的那个字。若存储体八个单元存储的数据分别为00001000、00001001、00010000、00010001、00010010、00010011、00010001,00010000,输入寄存器中的存储数据是00010001,通过比较器CR进行比较

6、之后,可以知道发现检索数据与存储体中的第四个单元和第八个单元的内容一致,所以结果查找寄存器SRR中的第四个单元和第八个单元置为“1”,其余的置“0”,则匹配结果输出为:01001000。1.3设计环境·硬件环境:-18-沈阳航空航天大学课程设计报告第3章编程下载与硬件测试伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。·EDA环境:Xilinxfoundationf3.1设计软件、COP2000仿真软件。图1.2Xilinxfoundationf3.1设计平台图1.3COP2000计算机组成原理集成调试软件-18-沈阳航空航天大学课程设计报告第3章编程

7、下载与硬件测试第2章详细设计方案2.1顶层方案图的设计与实现该设计方案以原理图输入方式设计出顶层方案图,以此实现相联存储器相关的逻辑功能,在XCV200可编程逻辑芯片上实现电路。在Xilinxfoundationf3.1开发环境上设计好电路图,把输入/输出信号分别定位到XCV200芯片指定的引脚上,完成芯片的引脚的锁定。2.1.1创建顶层图形设计文件根据相联存储器的相关功能,顶层图形文件由以下器件组成:十个寄存器(FD8CE),一个3:8译码器(D3-8E)、八个CR比较器(COMP8)、二十个输入端口和八个输出端口封装而成的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。