实验七 基于quartus ii的原理图输入数字电路设计课件

《实验七 基于quartus ii的原理图输入数字电路设计课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验七、基于QuartusII的原理图输入数字电路设计本部分实验内容为新内容，操作步骤较多，为保证实验项目进行完毕，请同学们务必提前做好预习准备预习要求1.从实验中心网站下载软件2.按照ppt所示，操作使用，仿真数字逻辑器件功能1第一部分：实验要求通过本次实验，引导学生以EDA设计的手段来设计数字逻辑电路；认识可编程逻辑器件(PLD)；掌握QuartusII集成开发环境软件。2一、实验目的1.学习EDA集成工具软件QuartusII的使用；2.学会基于PLD的EDA设计流程；3.学会使用原理图设计小型数字电路；4.掌握对设计进行综合、仿真

2、和设计下载的方法。二、实验目仪器及器件1、实验设备：数字电路实验箱1台2、实验器件：可编程逻辑器件（背板）3三、实验原理可编程逻辑器件（ProgrammableLogicDevices，PLD），发展于20世纪70年代，属半定制集成电路；使用PLD器件，借助EDA设计方法，可以方便、快速地构建数字系统；任何组合逻辑电路都可以用“与门-或门”二级电路实现；任何时序逻辑电路都可以由组合逻辑电路加上存储元件（触发器、锁存器构成）；人们由此提出乘积项可编程电路结构，原理结构如下：4低密度PLD可编程原理【早期器件】低密度（简单）PLD，通常内部等效

3、门数少于500个，只能实现通用数字逻辑（如74系列）的一些功能5使用FPGA（大容量可编程逻辑器件）从事数字系统设计的三阶段：1、常规逻辑功能描述的实现；指常规数字逻辑器件，如3-8线译码器74LS138，二进制计数器74LS161，移位寄存器74LS194等；2、时序产生及控制、小型数字系统的实现；如用状态机完成AD信号的采集，产生PWM时序控制步进电机简易数字频率计、交通灯、数字种系统的实现等；3、算法功能/综合系统的实现FFT算法实现、频谱分析等。6四、实验任务参照下图，在QuartusII原理图输入环境下，画出3-8线译码器构成的流

4、水灯电路；7五、实验步骤1.建立一个项目；2.选定目标器件（EPM240T100C5），配置管脚，对设计进行综合；3.绘制设计电路原理图；4.编辑测试激励波形文件，执行时序仿真，记录仿真结果；5.对设计进行引脚锁定，下载设计文件到芯片中；6.断电后连接验证电路，然后上电观察硬件运行结果，如不正确，需要重新修改设计；7.记录实验结果及实验过程中出现的问题及解决办法。（注：）5-7步的操作参考实验八的ppt，如本次实验未完成，第八次实验继续进行，请自行保留设计工程文件夹。8六、实验报告要求1.记录设计原理图。2.记录综合结果（逻辑单元的

5、消耗情况等）。3.记录仿真结果（画出仿真波形）。4.分析结果（实验现象结论）。5.简答思考题。思考题：1、什么是可编程逻辑器件，简述其优点；2、简述QuartusII从事本实验项目设计的流程。9第二部分：QuartusII软件使用请同学们参照后面的步骤，提前做好预习，熟悉QuartusII软件的操作环境；QuartusII软件可到实验中心网站上下载，要注意它的破解步骤10一、准备1、使用QuartusII软件之前，请确保软件已正常破解若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用：将本机D:Alte

6、ra目录下的License.Dat文件中的MAC号即完成破解;右图所示为查看本机MAC地址（实际地址）的方法。112、QuartusII6.0主界面操作环境1、ProjectNavigator（工程管理器）2、Messagewindow（信息窗口）2、Statuswindow（状态窗口）123、常用工具栏Toresetviews:ToolsCustomizeToolbarsResetAllRestartQuartusIIWindow&newfilebuttonsCompilerreportFloorplanExecutioncontr

7、olsDynamicmenus若QuartusII界面上一些默认的按钮被关闭，影响使用，可按右边的操作步骤来复原13工程创建时的准备工作QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹；此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中；建立完工程文件夹后再进行后续操作……二、在QuartusII6.0环境下建立工程141、项目创建向导工程文件名，任取，建立在用户自己的目录下，不要使用软件的安装目录或系统目录选择工作路径顶层实

8、体名，一般和工程名相同文件菜单基于已有项目创建工程（一般不使用）15添加用户的设计文件Graphic(.BDF,.GDF)AHDLVHDLVerilogEDIFNotes:Fil