青岛理工大学数电考试题2007年a卷

《青岛理工大学数电考试题2007年a卷》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、通信071~5班2008~2009学年第二学期《数字电子技术基础》课试卷试卷类型：A卷题号一二三四五六七八九总成绩得分一、单项选择题（每小题2分，共24分）1、8421BCD码01101001.01110001转换为十进制数是：（）A：78.16B：24.25C：69.71D：54.562、最简与或式的标准是：（）A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（）A：消去1个表现形式

2、不同的变量，保留相同变量B：消去2个表现形式不同的变量，保留相同变量C：消去3个表现形式不同的变量，保留相同变量表1D：消去4个表现形式不同的变量，保留相同变量ABCF000000110101011010011010110011114、已知真值表如表1所示，则其逻辑表达式为：（）A：A⊕B⊕CB：AB+BCC：AB+BCD：ABC（A+B+C）5、函数F(A，B，C)=AB+BC+AC的最小项表达式为：（）A：F(A,B,C)=∑m（0，2，4）B：F(A,B,C)=∑m（3，5，6，7）C：F(A,B,C)=∑m（0，2，3，4）D：F(A,B,C)=∑m（2，4，6，7）6、欲将一个移位

3、寄存器中的二进制数乘以（32）10需要（）个移位脉冲。A：32B：10C：5D：67、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是：（）A：11111101B：10111111C：11110111D：111111118、要实现，JK触发器的J、K取值应是：（）A：J=0，K=0B：J=0，K=1C：J=1，K=0D：J=1，K=19、能够实现线与功能的是：（）A：TTL与非门B：集电极开路门C：三态逻辑门D：CMOS逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（　）可转换为4位并行数

4、据输出。A：8msB：4msC：8µsD：4µs11、表2所列真值表的逻辑功能所表示的逻辑器件是：（）A：译码器B：选择器C：优先编码器D：比较器12、图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：（）二、判断题（每题1分，共6分）1、当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。（）2、若两逻辑式相等，则它们对应的对偶式也相等。（）3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。（）4、与逐次逼近型ADC比较，双积分型ADC的转换速度快。（）5、钟控RS触发器是脉冲触发方式。（）6、A/D转换过程通过取样、保持、量化和编

5、码四个步骤。（）三、填空题（每小题1分，共20分）1、逻辑代数的三种基本运算规则、、。2、逻辑函数的描述方法有、、、、等。3、将8k×4位的RAM扩展为64k×8位的RAM，需用片8k×4位的RAM，同时还需用一片译码器。4、三态门电路的输出有、和3种状态。5、Y=ABC+AD+C的对偶式为YD=。6、一个10位地址码、8位输出的ROM，其存储容量为。7、若用触发器组成某十一进制加法计数器，需要个触发器，有个无效状态。8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用电路。9、图2所示电路中，74161为同步4位二进制加计数器，为异步清零端，则该电路为进制计数器。10、图3所示电路中触

6、发器的次态方程Qn+1为。四、分析题（共20分）1、分析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位和借位输出端。（4分）2、用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数列出ROM应有的数据表，画出存储矩阵的点阵图。3、试画出图5所示电路在CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。（6分）图5五、设计题（共20分）1

7、、用74LS161设计一个10进制计数器。（1）同步预置法，已知S0＝0001。（2）异步清零法。（10分）2、集成定时器555如图6（a）所示。（1）用该集成定时器且在规格为100KΩ、200K、500K的电阻，0.01uf、0.1uf、1uf的电容器中选择合适的电阻和电容，设计一个满足图5（b）所示波形的单稳态触发器。(2）用该集成定时器设计一个施密特触发器，画出施密特触发器的电路图。当输入为图5（c）所