数字逻辑习题答案

《数字逻辑习题答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第1章［题1.1］（1）模拟，数字（2）逻辑真值表，逻辑函数式，逻辑图，卡诺图（3）正逻辑，负逻辑（4）脉冲幅度Um，脉冲周期T，脉冲宽度tw（5）占空比［题1.2］（1）c(2)d（3）d（4）a（5）c（6）b（7）b（8）a（9）c（10）［题1.3］（1）（215）D，（D7）H（2）（100）D，（64）H（3）（158.828125）D，（9E.D4）H［题1.4］（1）（2942）D（2）（10010010.01110101）BCD［题1.5］（1）原码和补码都是01001（2）原码是11101，补码是10011［题1.6］（1）

2、（2）（3）［题1.7］（1）（2）［题1.8］略［题1.9］表1-18（a）对应的逻辑函数是，逻辑图为表1-18（b）对应的逻辑函数是［题1.10］（1）（2）［题1.11］（1）（2）（3）（4）［题1.12］（1）（2）（3）（4）（5）Y=（6）（7）（8）［题1.13］（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）［题1.14］（1）（3）（4）（5）第2章［题2.1］（1）小规模集成门电路、中规模集成门电路、大规模集成门电路和超大规模集成门电路（2）阈值电压或门槛电压（3）噪声容限（4）输入短路电流（5）扇出系数（6

3、）高电平、低电平和高阻态（7）连接在一起、一恒定逻辑值、逻辑1、逻辑0［题2.2］（1）d（2）b（3）b（4）b（5）BC（6）c（7）a［题2.3］［题2.4］［题2.5］解：根据时的要求可得而根据时又可求得故GM最多可驱动20个同样的反相器。［题2.6］解：当时，可求得当时，可求得故GM最多可驱动5个同样的与非门。［题2.7］解：当所有的OC门同时截止时，为保证输出高电平的值不低于3.6V，的选取不能太大。由此，得到的最大值为当OC门中只有一个导通时，此时，3个负载门各向OC门提供一个电流，这些负载电流都流入导通的OC门，因此，的选取不能

4、太小，以免流入OC门的电流超过最大允许负载电流，由此得到的最小值为因此，的取值应满足0.57kΩ≤≤1.75kΩ。［题2.8］0.47kΩ≤R≤4.39kΩ［题2.9］这时相当于端经过一个20kΩ的电阻接地。假定与非门输入端多发射极三极管每个发射结的导通压降均为0.7V，则有（1）≈1.4V（2）≈0.2V（3）≈1.4V（4）≈0V（5）≈1.4V［题2.10］（1）（2）［题2.11］（1）（2）［题2.12］Y1为高电平，Y2为低电平，Y3为低电平，Y4为高阻态，Y5为低电平，Y6为高阻态，Y7为低电平，Y8为低电平，Y9为高电平，Y10

5、为低电平［题2.13］Y1为低电平，Y2为低电平，Y3为低电平，Y4为低电平［题2.14］这种扩展输入端的方法不能用于TTL门电路。CMOS门电路的内部结构决定了其输入端的个数不能太多，由于其输入信号的范围较宽（0~VDD），因此，可以采用本题的扩展方式。而TTL门的输入输出信号的高低电平分别为3.6V和0.3V。对于Y1来说，当A、B输入高电平，C、D、E任一端输入低电平0.3V时，二极管阳极的电位为1.0V，而TTL门的关门电平为0.8V，导致TTL与非门不能正常工作。对于Y2来说，当C、D、E全部输入低电平0.3V时，3个二极管均截止。二

6、极管的阴极通过100kΩ的电阻接地，此电阻大于TTL或非门的开门电阻，因此，无论A、B输入何值，输出均为0。对于Y3和Y4来说，采用此连接方式后，不能满足TTL电路输出电平的要求，无法驱动后级TTL门工作。［题2.15］（a）错。TTL门电路不能直接驱动晶体管，否则在与非门输出高电平3.6V时，会将晶体管和门电路损坏。应在晶体管基极接一个电阻Rb，电路如图（a）所示。（b）错。集电极开路门应用中必须在电源与其输出端之间加一个外接电阻，正确的电路如图（b）所示。（c）错。原因同（a）。尽管晶体管有基极偏置电阻，但在门电路与晶体管之间没有限流电阻。

7、应该为如图（a）或（b）所示。（d）错。集电极开路门可以线与工作，但必须在电源与其输出端之间加一个外接电阻，如图（c）所示。（e）错。由于TTL门电路采用推拉式输出方式，因此不能线与工作，应采用图（c）所示电路。（f）错。三态门可以线与工作，但按输出逻辑函数，三态门的使能端应接高电平，如图（d）所示。（g）错。根据TTL门电路的输入负载特性，通常开门电阻Ron取2kΩ左右，关门电阻Roff取0.9kΩ左右。图中电阻阻值应取大于2kΩ，如10kΩ，如图（e）所示。（h）错。图中电阻应小于0.9kΩ左右，如100Ω，如图（f）所示。（i）错。按照图

8、示电路，不能实现与非逻辑，应将图中三态门使能端设置为高电平，异或门接高电平一端接低电平0，如图（g）所示。（j）对。TTL与非门多余不用的输入端可以接