基于dspbuilder数字信号处理器的fpga设计

《基于dspbuilder数字信号处理器的fpga设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第18卷第11期电子设计工程2010年11月Vol.18No.11ElectronicDesignEngineeringNov.2010基于DSPBuilder数字信号处理器的FPGA设计雷能芳（渭南师范学院物理与电子工程系，陕西渭南714000）摘要：针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSPBuilder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSPBuilder/QuartusⅡ设计流程，设计了一个12阶FIR低通数字滤波器，通过Qu

2、artus时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR滤波器功能正确，性能良好。关键词：DSPBuilder；数字信号处理器；QuartusⅡ；有限长脉冲响应滤波器；FPGA中图分类号：TN911.72文献标识码：A文章编号：1674－6236（2010）11-0128-03FPGAdesignofdigitalsignalprocessorbasedonDSPBuilderLEINeng-fang（DepartmentofPhysicsandElect

3、ronicEngineering,WeinanTeachersUniversity,Weinan714000,China）Abstract:AimingattheproblemsindesigningDSPusingHDL，amethodofdesigningDSPbasedonFPGAwhichusingDSPBuilderasdesignedtoolispointedout.A12-orderlow-passFIRdigitalfilterwasdesignedaccordingtotheproces

4、sofMatlab/Simulink/DSPBuilder/QuartusⅡ,andthedesignwasverifiedbythetimingsimulationbasedonQuartusⅡandpracticaltestbasedonSignalTapⅡ.Theresultshowsthedesignedfilteriscorrectinfunctionandgoodinperformance.Keywords:DSPBuilder;DSP;QuartusⅡ;firfilter;FPGADSP技术

5、广泛应用于各个领域,但传统的数字信号处理以及用控制综合与编译的tcl脚本。而对后者的处理可以由器由于以顺序方式工作使得数据处理速度较低,且在功能重FPGA/CPLD开发工具QuartusⅡ完成[1]。其设计流程[2]如下：构及应用目标的修改方面缺乏灵活性。而使用具有并行处理Step1:在Simulink环境中调用AlteraDSP库（非MA特性的FPGA实现数字信号处理系统，具有很强的实时性和TLAB自带的DSP库)中的块，进行数学模型设计。灵活性，因此利用FPGA实现数字信号处理成为数字信号处Step2

6、:在MATLAB中进行纯数学上的仿真、验证及修改。理领域的一种新的趋势。Step3:当仿真符合设计要求后，再加入并运行Signal以往基于FPGA的数字信号处理系统的模型及算法采Compiler模块，将.mdl文件自动转成.vhd文件，进行RTL级用VHDL或VerilogHDL等硬件描述语言描述。但这些硬件的功能仿真和逻辑综合。描述语言往往比较复杂，而采用Altera公司推出的专门针对Step4:在QuartusⅡ中进行编译设计并进行时序仿真。数字信号处理器设计工具DSPBuilder则可大大简化设计过

7、Step5:下载到一个硬件开发板上并测试。程，提高设计效率。2设计实例1基于DSPBuilder的数字信号处理器设计流程FIR和IIR滤波器是当前数字信号处理中最常用的2种DSPBuilder是一个系统级（或者说算法级）设计工具，它滤波器，其中FIR因其具有精确的线性相位特性而得到广泛架构在多个软件工具之上，并连接系统级的算法仿真建模和应用。下面以截止频率为5kHz，采样频率为32kHz，输入序RTL级的硬件实现两个设计领域的设计工具，最大程度地发列位宽为9位（最高位为符号位)的12阶FIR低通数字滤波挥

8、了这两种工具的优势。器为例，阐述基于DSPBuilder的数字信号处理器设计方案。DSPBuilder依赖于Math-Works公司的数学分析工具2.1FIR数字滤波器结构模型Matlab/Simulink，以Simulink的Blockset出现，可在Simulink中对于N阶FIR数字滤波系统，其冲击响应总是有限长进行图形化设计和仿真，同时又通过SignalCompiler把Maltlab/的，系统函数为：N-1Simul