组成原理实验讲义2009-6

《组成原理实验讲义2009-6》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、现代计算机组成原理实验讲义杭州康芯电子有限公司www.kx-soc.com2010100--目录一、实验与设计1-1.七段数码显示译码器设计1-2.数控分频器的设计1-3.8位16进制频率计设计1-4.ADC0809采样控制电路实现1-5.序列检测器设计二、计算机功能模块设计2.18位CPU功能与结构2.2CPU中的基本部件2.2.1算术逻辑单元（ALU）2.2.2数据缓冲寄存器2.2.3移位运算器2.2.4程序存储器与数据存储器2.2.5先进先出存储器FIFO2.2.6流水线乘法累加器2.2.7程序计数器与地址寄存

2、器2.2.8指令寄存器2.2.9指令译码器与控制器2.2.10时序产生器2.3数据通路设计2.3.1模型机的数据通路2.3.2模型机的电路结构2.4在系统存储器数据读写编辑器应用2.5嵌入式锁相环调用2.5.1建立锁相环元件2.5.2测试锁相环习题、实验与设计2-1.算术逻辑运算单元ALU设计实验2-2.带进位算术逻辑运算单元ALU设计实验2-3.移位运算器设计实验2-4.LPM_ROM实验2-5.LPM_RAM实验2-6.先进先出存储器LPM_FIFO实验2-7.FPGA与外部16位RAM接口实验2-8.微控制器实

3、验1：节拍脉冲发生器时序电路实验2-9.微控制器实验2：程序计数器PC与地址寄存器AR实验2-10.微控制器实验3：微控制器组成实验2-11.正弦信号发生器设计三、8位CISC计算机设计3.18位CPU结构3.2指令系统的结构及功能的确定3.2.1模型机指令系统3.2.2拟定指令流程和微命令序列3.2.3微程序设计3.38位CPU的硬件系统设计3.3.1CPU顶层设计3.3.2取指令和指令译码3.3.3设计微代码表3.3.4建立数据通路3.3.5运算器ALU的设计100--3.3.6控制执行单元3.3.7在模型CPU

4、中的软件执行3.3.8模型CPU的硬件仿真3.4具有移位功能的CPU设计3.4.1移位运算器的VHDL设计3.4.2移位运算器与ALU的联合设计3.5含更多指令的CPU模型机设计3.5.1指令系统的格式3.5.2寻址方式确定3.5.3微程序控制流程图设计3.5.4微程序代码在LPM模块中的加载3.68051单片机IP软核应用系统构建3.6.1K8051单片机软核基本功能和结构3.6.2K8051单片机软核实用系统构建和软件测试【习题】【实验与设计】3-1.基本模型计算机设计与实现3-2.带移位运算的模型计算机设计与实

5、现3-3.含16条指令的CPU设计与实现3-4较复杂CPU应用程序设计实验3-5K8051单片机核基本系统构建和测试实验3-6基于K8051核的液晶显示与等精度频率测试系统设计3-6基于K8051核的数码管显示与等精度频率测试系统设计说明：1、此讲义节选《现代计算机组成原理》一书，具体教学可参考此书；2、实验系统和EDA/SOPC实验箱相同，具体介绍请参考EDA/SOPC实验箱资料，主系统一般采用GW48-PK3/PK4，适配板采用GAAC6/12/35/40,具体使用方法，可参考《EDA实验讲义》100--一、Qu

6、artusIIEDA工具与VHDL基础实验实验与设计实验1-1.七段数码显示译码器设计参考实验示例和实验课件：/CMPUT_EXPMT/CH3_Expt/DEMO_31_DECL7S/和实验3_1.ppt。(1)实验目的：学习7段数码显示译码器设计；学习VHDL的CASE语句应用及多层次设计方法。(2)实验原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方

7、法就是利用译码程序在FPGA/CPLD中来实现。例1-2作为7段译码器，输出信号LED7S的7位分别接如图1-2数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，例3-23中的LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0)应改为...(7DOWNTO0)。(3)实验任务1：说明例1-2

8、中各语句的含义，以及该例的整体功能。在QuartusII上对该例进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。提示：用输入总线的方式给出输入信号仿真数据，仿真波形示例图如图1-1所示。图1-17段译码器仿真波形【例1-2】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDECL7SIS