数字电路设计实验报告

《数字电路设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路设计实验报告引言本课程是面向智能车制作的课程，但是主要讲述的是一些关于智能车制作的一些最基本的基础知识。比如说一些单片机的知识和一些相应数字电路的知识。故我在这里利用一些所学的知识来设计一个数字时钟。该电路系统由秒信号发生器、“时、分、秒”计数器、显示器组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信

2、号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器进行译码，通过六个七段数码管显示出来。本作品的主要设计目的是熟练使用555定时器构成多谐振荡器的方法，掌握使用74LS160构成60进制计数器的方法以及使用74LS160构成24进制计数器的方法，理解在实际的设计电路中电压电流关系对整个电路功能的实现所具有的重要性。关键词：数字电子钟；555定时器；60进制计数器；24进制计数器；共阳极七段数码管；74LS47译码器；第一章：设计方案的选择数

3、字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种，以下是本设计的方案选择。1、信号源的选择多谐振荡器，信号发生器，脉冲芯片以及石英晶体振荡器等方式都可以作为脉冲信号源，但是石英晶振产生的频率较高，需要用到分频器来对它进行分频处理，故在此我选择的是用555定时器制作的多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。2、计数器的选择时分秒计数器的选择在74系列里同样有多种，74LS160和74LS161,74HC161，74LS191等等也都可以，考虑到其简单易用,在此我选择的是74LS160。3、译码器的选择译码器的选择就只有两大类，一类

4、是驱动共阳极的数码管，一类是驱动共阴极的数码管。在74系列里也有好几种，在这里我选用74LS47来驱动共阳极数码管。4、元器件清单74LS160（十进制计数器）——6个，74LS47（译码器）——6个；74LS00（2输入与非门）——3个；BCD数码管——6个；NE555芯片一个，电阻，电容，滑动变阻器。第二章、设计原理描述1、数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz

5、）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。我设计的数字时钟就是用来计时的，厄并没有增加那个什么其它的报时、校对的功能。2、设计框图：电子钟在逻辑功能上是有秒脉冲发生器、秒计数器、分计数器、时计数器、译码器、显示器等组成。其原理框图如下所示：秒脉冲计数器——>>秒计数器——>>分计数器——>>时计数器——>>译码器——>>显示器3、时钟信号

6、的产生：用NE555芯片和两个电阻以及两个电容组成一个时钟振荡电路，用来产生时钟信号的。电阻R1、R2和电容C1构成定时电路。定时电容C1上的电压UC作为高触发端TH（6脚）和低触发端TL（2脚）的外触发电压。放电端D（7脚）接在R1和R2之间。电压控制端K（5脚）不外接控制电压而接入高频干扰旁路电容C2（0.01uF）。直接复位端R（4脚）接高电平，使NE555处于非复位状态，3脚用于输出时钟信号。由555定时器组成的多谐振荡器如图(C)所示，其中R1、R2和电容C为外接元件。其工作波如图(D)所示。图2-3555定时器组成的多谐振荡器及其工作波形

7、图设电容的初始电压＝0，t＝0时接通电源，由于电容电压不能突变，所以高、低触发端＝＝0<ＶＣＣ，比较器Ａ1输出为高电平，Ａ２输出为低电平，即，（1表示高电位，0表示低电位），触发器置1，定时器输出此时，定时器内部放电三极管截止，电源经，向电容Ｃ充电，逐渐升高。当上升到时，输出由0翻转为1，这时，触发顺保持状态不变。所以0

8、。时刻，下降到，比较器输出由1变为0，R---S触发器的1，0，触发器处于1，定时器输出。此时电源再次向电容