现代电子学——eda讲义2015

现代电子学——eda讲义2015

ID:14803477

大小:1.44 MB

页数:69页

时间:2018-07-30

现代电子学——eda讲义2015_第1页
现代电子学——eda讲义2015_第2页
现代电子学——eda讲义2015_第3页
现代电子学——eda讲义2015_第4页
现代电子学——eda讲义2015_第5页
资源描述:

《现代电子学——eda讲义2015》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、专题一FPGA在数字图像处理中的应用实验一VGA图像显示控制器设计一、实验原理VGA接口及设计参数VGA接口是与显示器进行通信的唯一接口。通过CPLD/FPGA器件对RGB信号、行同步信号、场同步信号等信号的控制,并参照有关标准,可以实现对VGA显示器的控制。由此可见,了解接口标准,控制时序和设定恰当的参数是系统设计的关键。   参照VGA主要参数的工业标准,像素输出频率为25.175MHz;行频(线频率)为31.469KHz;场频(刷新率)为59.94Hz.参数设计原理以及行同步信号(Ta)与显示信号(Td)的

2、关系如图1所示。  图1VGA行扫描、场扫描时序示意图VGA图像控制器的设计方案VGA图像控制器是一个较大的数字系统。采用模块化设计原则,借鉴自顶而下的程序设计思想,进行功能分离并按层次设计。将VHDL硬件描述语言设计与原理图设计相结合,逐一对每个功能模块进行仿真,使顶层VGA图像控制器的模块实体仿真综合得以顺利通过。对于信息量大的彩色图像显示,可将像素点数据存于FPGA内部的EABRAM、外部的ROM或RAM中。图2VGA图像控制器框图二、实验要求1、VGA彩条信号显示控制器设计。根据《EDA技术实用教程》中P

3、381的相关内容,设计实现VGA彩条信号显示控制器。(1)实验内容1:完成VGA彩条信号显示的验证性实验。根据图13-13引脚锁定:R、G、B分别接PIO60、PIO61、PIO63;HS、VS分别接PIO64、PIO65;CLK接clock9(12MHz),MD接PIO0控制显示模式。接上VGA显示器,选择模式5,下载COLOR.SOF;控制键1,观察显示器工作(如果显示不正常,将GW48系统右侧开关拨以下,最后再拨回到“TO_MCU”)。(2)实验内容2:设计可显示横彩条与棋盘格相间的VGA彩条信号发生器。(

4、3)实验内容3:设计可显示英语字母的VGA信号发生器电路。(4)实验内容4:设计可显示移动彩色斑点的VGA信号发生器电路。2、设计与生成图象数据;根据《EDA技术实用教程》中P387的相关程序,定制放置图象数据的ROM,设计实现VGA图像控制器。(1)实验内容1:根据图13-4和程序例13-2,完成VGA彩条信号显示的验证性实验。设计与生成图象数据;根据例13-3中imgrom元件的接口,定制放置图象数据的ROM。(2)实验内容2:硬件验证例13-2/3,选择模式5,引脚连接方式仍同图13-13,只是时钟输入cl

5、k50MHz接clock0,选择频率50MHz的时钟信号。在EDA系统上接上VGA显示器,下载后观察图形显示情况。(3)实验内容3:为此设计增加一个键,控制输出图象的正色与补色。(4)实验内容4:为了显示更大的图象,用外部ROM取代FPGA的内部ROM,即imgrom元件,电路结构参考图13-4,引脚锁定参考电路结构图NO.5图中的ROM27C020/27C040与FPGA的引脚连接情况。clock0接50MHz,GW48EDA系统左下角的拨码开关的“ROM使能”拨向下(如果显示不正常,将EDA系统右侧开关拨以下

6、,最后再拨回到“TO_MCU”)。选择模式5,键1控制图象的正色与补色显示。注意,实验结束后将拨码开关的“ROM使能”拨向上还原。(5)应用VIP_board开发板显示字符。实验二图像采集控制器的设计一、实验原理采用FPGA作为主控器件,首先对CMOS视频图像传感器进行配置,将所需的控制字通过I2C总线送入CMOS传感器中进行初始设置。然后将视频图像采集部分采集来的数据存入存储器中。并能在VGA显示器上显示。二、实验要求利用FPGA模拟I2C总线控制器,设计并实现图像采集控制器。(1)应用VIP_board开发板

7、实现OV7725图像采集传感器的控制器的设计。(2)应用友晶DEⅡ-70开发板实现MT9M111图像采集传感器的控制器的设计。专题二基于FPGA的电子测量系统的设计实验一基于DDS技术的信号发生器一、实验原理直接数字频率合成器DDS的组成见图1.图1DDS原理简图它由相位累加器、只读存储器(ROM)、数模转换器(DAC)及低通平滑滤波器(LPF)构成.在时钟脉冲的控制下,频率控制字K由累加器累加得到相应的相码,相码寻址ROM进行相码-幅码变换输出不同的幅度编码,再经过数模变换器得到相应的阶梯波,最后经低通波器对阶

8、梯波进行平滑,即得到由频率控制字K决定的连续变化的输出波形.性能指标:1.输出带宽当频率控制字K=1时(即:向相位累加器中送入的累加步长为1),则输出的最低频率为式中,fc为系统时钟频率,N为相位累加器的位数。当相位累加器位数很高时,最低输出频率可达到mHz,甚至更低,可以认为DDS的最低合成频率为零频。DDS最高输出频率受限于系统时钟频率和一个周波波形系列点数,在时钟频

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。