rs译码的bm迭代算法及其fpga实现

rs译码的bm迭代算法及其fpga实现

ID:14227854

大小:270.00 KB

页数:5页

时间:2018-07-27

rs译码的bm迭代算法及其fpga实现_第1页
rs译码的bm迭代算法及其fpga实现_第2页
rs译码的bm迭代算法及其fpga实现_第3页
rs译码的bm迭代算法及其fpga实现_第4页
rs译码的bm迭代算法及其fpga实现_第5页
资源描述:

《rs译码的bm迭代算法及其fpga实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、RS译码的BM迭代算法及其FPGA实现发布日期:2006-04-21 作者:张辅云葛建华来源:电讯技术摘要:介绍了运用于RS译码中的BM迭带算法及利用BM迭带进行RS译码的基本原理,同时给出了该算法的FPGA实现,并通过在高清晰度数字电视接收机中验证了设计的可行性与可靠性。关键词:RS译码;BM迭带算法;FPGA;高清晰度数字电视一、引言RS码是一类具有很强的纠错能力的BCH码,也是一类典型的代数几何码,它首先由里德(Reed)和索罗蒙(Solomon)应用MS多项式于1960年构造出来。在一般的应用中,RS码可以作为单码单独使用;而在信道条件极

2、为恶劣的应用中,如移动通信、卫星通信等具有多径衰落特性的信道中,也可以作为外码提供纠错能力更强的串行级联码,这样在不增加译码复杂度的情况下,可以得到高的编码增益和与长码相同的纠错能力,最常见的一种结构就是将RS码作为外码,卷积码作内码的级联码。RS译码主要有时域译码和频域译码,时域译码通常采用BM迭代算法或者欧式算法(Euclid′sAlgorithm)。本文主要介绍BM迭代算法原理及以此算法为基础的RS译码器的FPGA实现。RS译码可分为3步:第一步由接收到的码组计算伴随式;第二步由伴随式计算出错误图样;最后由错误图样和接收码组计算出可能发送的

3、码字。二、BM迭代译码算法的基本原理时域上的RS译码的关键在于求解错误位置多项式,1966年伯利坎普(Berlekamp)提出了可以由伴随式计算错误位置多项式的迭代译码算法,这极大地加快了求解错误位置多项式的速度,该方法简单且易于实现,从而从工程上解决了RS译码的问题;1969年梅西(Massey)指出了该算法与序列的最短线形移位寄存器综合之间的关系,并进行了简化,因此,此译码算法就称为BM迭代译码算法。如果由接收码组已经求出了伴随式S=[S1,S2,…,S2t],其中,t为RS码的纠错距离,记S(x)=1+上式即为求解错误位置多项式的关键方程

4、,且它其实说明了S(x)σ(x)的最高次数不会大于2t。在上式中,S(x)是已知的,因此,可以利用上式进行迭代。先人为设定σ(x)和ω(x)的初始值,然后以此初始值表示下一次迭代的结果,并使得下一迭代结果的次数不减,如此反复迭代求出满足(1)式的方程即可。由于每一次迭代都使得σ(x)和ω(x)的次数不减,故迭代至第j步时,应有:通常,满足(2)式的每一步迭代都不是唯一的,因此必须对迭代过程加以条件限制。在m进制无记忆离散对称信道中,如果信道转移概率p<1/m,则信道产生错误个数少的可能性最大,即σ(x)次数越低的可能性越大。故如果每一次迭代都能保

5、证求的σj(x)次数最低,且满足此时的译码结果就是满足译码错误概率最小的最大似然译码,并且此时的解是唯一的。其中i是j前面的某一行,且满足最大,这样能保证每次迭代总是使σ(x)的次数最小化。因此,令j=-1和0,得到两组初始值,利用(3)式求出dj,再结合(4)式和(5)式即可得到下一步的结果。迭代步骤如下:否则,由(4)式和(5)式求出σj+1(x)、ωj+1(x),然后进行下一次迭代。三、FPGA实现及调试1.FPGA实现电路该算法的FPGA实现电路如图1所示。其中,Syndrome模块主要完成伴随式的计算,Dj和Di模块分别完成dj

6、和dj/di的计算,Iterater模块则完成迭代的更新及计算,Sj和Oj分别为需要求出的σj(x)和ωj(x)。当同步信号SYN到来时,所有模块完成初始化,di、Sj和Oj初始化为1。Syndrome模块求出伴随式Spoly后串行输出,同时将此刻的迭代次数Ite-Num输出,而且当迭代达到要求的次数时,输出一个CLR信号,在Dj模块接收到此信号后,将dj置为0,于是后面的输出不再改变,直到下一同步信号SYN到来;Dj模块用一组移位寄存器将伴随式的当前状态和之前的t个状态缓存,和当前Sj一起可以求出dj,当dj不为0时,同时计算输出到J-rank

7、中;为了让下一步的计算更简单,Di模块中计算直接dj/di和rank=j-i的值,di的逆元用一个查找表来完成,同时预设=0,当该值小于J-rank时,将此时的存储值作相应的更新,同时输出一个fresh信号以标明这种更新;Iterater模块在收到fresh信号后进行相应的更新。在设计过程中,可以将(4)式和(5)式中求满足i-一个完整的RS译码原理框图如图2所示。其中,伴随式计算电路由输入的码组计算出相应的伴随式,同时将结果送到下一模块中,该模块即为实现BM迭代算法的电路。伴随式经BM迭代后,计算出错误位置多项式σ(x),同时也计算出ω(x)。

8、Chien搜索电路则由给定的σ(x)找出错误位置,然后控制门打开或者关闭,当该位置有错时,门打开,输出该位置上的错误值,当该位置没有错时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。