基于me算法的rs译码器的设计与fpga实现

基于me算法的rs译码器的设计与fpga实现

ID:33607955

大小:1.71 MB

页数:51页

时间:2019-02-27

基于me算法的rs译码器的设计与fpga实现_第1页
基于me算法的rs译码器的设计与fpga实现_第2页
基于me算法的rs译码器的设计与fpga实现_第3页
基于me算法的rs译码器的设计与fpga实现_第4页
基于me算法的rs译码器的设计与fpga实现_第5页
资源描述:

《基于me算法的rs译码器的设计与fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于ME算法的RS译码器的设计和FPGA实现笫一章绪论RS(31,15)是军用通信中的首选信道编码。RS(204,188)作外码,(7,1/2)卷积码作内码的级联系统被欧洲采纳为数字电视广播(DVB)和高清晰度数字电丰觅(HDTV)信道编码的标准;RS_PC(乘积码)(182,172)、(208,192)则成为数字视频光碟(DVD)系统的纠错标准。RS(204,188)译码器是目前具有实际应用意义的分组码译码器中结构最复杂,纠错能力最强的译码器,因此研究RS(204,188)译码器的设计对其它长度的RS译码器的设计有指导意义,并且它有很高的科研徐值和缀大的应用前景。本课题就

2、是在这种背景下提出的。1101{。2DVB系统简介DVB(DigitalVideoBroadcasting)晟P数字视频广播。DVB系统的标准主要有三个:DVB.S、DVB.C和DVB.T,分别用于卫星、电缆电视和地面广播。DVB系统的核心技术是MPEG-2视频和音频编玛,但同时还涵盖了诸多其他的要素如调制、加扰以及信息系统等。因此,DVB标准不仅包括由MPEG-2标准规定的信源编码部分,而且还包括信道编码部分。整个DVB系统的总体框图如图1.1所示。图中虚线框所示的RS岁}码编/解码为本论文掰要研究实现的部分。DVB系统信道编码的整个过程如下:从MPEG-2传送复用器来的

3、输入码流是固定数据包格式,包长188比特,包括l比特的同步字节,即0x47。第一步为用伪随祝系列使数据隧机化。外码使用缩短的RS(204,188)鸯n到经扰码后的每个数据包,包括同步字节;随后的处理是卷积交织,深度为I=12,加到每个误码保护数据包上(204比特),内码使用卷积编码,约束长度k=7,1/2每输入一个比特输出两个比特。而信道译码则是此过程的反过程,圈l。2所示为DVB系统中信道编码各个阶段麴码字帧结构。【2】5基于ME算法的RS译码器的设计和FPGA实现第一章绪论图1.1DVB系统结构框图(目MPEG-2传送笈腰包(c)共有交织深度为12的交织包1.3ICTo

4、p-Down设计流程Top.Down设计的思想是首先要考虑规划出能完成某一具体功能、满足自己产品系统设计要求的某一功能模块,利用某种方式(如HDL硬件描述语言)把功能描述出来,通过功能仿真(HDL仿真器)以验证设计思路的正确性。当所设计功能满足需要时,再考虑以何种方式(即逻辑综合过程)完成所需要的设计,并能直接使用功能定义的描述。与传统电路原理图输入设计方法相比,Top.Down设计方法具体有以下优点:6基于ME算法的RS译码器的设计和FPGA实现第一章绪论(1)完全符合设计人员的设计思路,从功能描述开始,到物理实现的完成。’(2)功能设计可完全独立于物理实现。Top.Do

5、wn设计方法,功能输入采用国际标准的HDL输入方法,HDL可不含有任何器件的物理信息,因此工程师可以有更多的空间去集中精力进行功能描述,设计师可以在设计过程的最后阶段任意选择或更改工艺。(3)设计可再利用。设计结果完全可以以一种知识产权(IP.IntellectualProperty)的方式作为设计师或设计单位的设计成果,应用于不同的产品设计中。(4)易于设计的更改。设计工程师可在极短的时间内修改设计,对各种工艺生产进行设计结果规模(门消耗)和速度(时序)的比较,选择最优方案。(5)设计、处理大规模、复杂电路。目前的IC器件正向高集成度、深亚微米工艺发展。为设计系统的小型化

6、,低功耗、高可靠性等提供了集成的手段。尤其对于较大规模的电路,Top.Down设计方法则是必不可少的手段。(6)设计周期缩短,生产率大大提高,产品上市时间提前,性能明显提高,产品竞争力加强。据统计,采用Top.Down设计方法的生产率可达到传统设计方法的2到4倍。Top-Down设计流程如图1.3所示,其核心是采用HDL语言进行功能描述,由逻辑综合(LogicSynthesis)把行为(功能)描述转换成某一特定的工艺网表,再由布局布线器完成物理实现。在设计过程的每一个环节,仿真器的功能验证和门级仿真技术保证设计功能和时序的正确性。7基于ME算法的RS译码器的设计和FPGA实

7、现第一章绪论图1-3Tolo-D嗽设计流程图1.4本文内容及章节安排本文主要研究了Reed.Solomon码的译码算法及其电路的FPGA实现。本文的章节及主要内容安排如下。第一章介绍了RS码的发展及应用,指出了研究的前提和意义。第二章介绍了RS码的数学基础,即有限域代数理论,并且提出了乘法和除法运算在有限域中的硬件实现方法。第三章研究了RS译码的流程及每个流程对应的算法,详细介绍了求解关键方程的两种算法,即BM算法和改进的Euclidean算法(ME)算法,对比了其优缺点,确定了求解关键方程最快、最节省资源的一种算

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。