1位全加器原理图输入设计

《1位全加器原理图输入设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、南昌航空大学实验报告年月日课程名称:EDA技术实验课程名称:1位全加器原理图输入设计班级:_09083114___姓名:同组人:___________________________指导老师评定:___________________________签名:________________________实验目的1、熟悉利用QuartusII的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个全加器的设计把握利用EDA软件进行电子线路设计的详细步骤；2掌握利用EDA工具进行原理图输入这几、仿真、综合的方法。实

2、验原理1位全加器可由两个半加器及或门连接而成；多为全加器可以由多个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。实验步骤1.要设计的半加器为h_adder，如图4-1所示，a为被加数，b为加数，so为何，co为进位输出。图4-11为半加器原理图原理图设计完成后进行编译，编译通过进行下一步操作。2.波形仿真如图4-2图4-2半加器波形仿真图由波形图可以看出，当a和b都为1是，产生进位，此时co为1，so为0，只有a或者b为1时，不产生进位，c

3、o为0，so为1，a和b都为0时，co和so都为0。3、1位全加器由两个半加器及或门连接而成，如图4-3所示，ain为被加数，bin为加数，cin为进位输入，sum为和，cout为进位输出。图4-31位全加器原理图原理图设计完成后进行编译，编译通过进行下一步操作。4、1位全加器波形仿真如图4-4所示图4-41位全加器波形仿真图由波形图的1位全加器的真值表如表4.1所示表4.11位全加器真值表输入输出ainbincincoutsum0000010100111001010101110001011001101011与1位全加器

4、逻辑表达式sum=ain⊕bin⊕cinCout=ain∙bin+（ain∙bin）cin符合。实验总结通过本次实验，熟悉了QuartusII的简单应用，能够设计简单的组合电路，掌握了层次化设计的方法，通过一个全加器的设计，也加深了对全加器的认识和理解。