欢迎来到天天文库
浏览记录
ID：12412103
大小：334.00 KB
页数：5页
时间：2018-07-16
《用原理图输入法设计4位全加器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、实验课程名称：EDA实验_实验项目名称用原理图输入法设计4位全加器实验成绩实验者孙爱程专业班级通信0906组别0120909320124同组者实验日期一、实验目的和要求复习加法器的原理，掌握加法器的设计实现方法，设计实现数字系统设计中常用的4位全加器，在此基础上进一步熟悉QuartusII软件的使用方法，熟练掌握EDA的图形编程方法、开发流程、以及组合逻辑电路的设计、分析、综合、仿真方法。二、实验主要仪器和设备1计算机及操作系统2QuartusII软件三、实验原理1.4位全加器的管脚如图：2.说明：其中CIN表示输入进位位，CO
2、UT表示输出进位位，输入A和B分别表示加数和被加数。输出SUM＝A＋B＋CIN，当SUM大于255时，COUT置‘1’。四、实验方案设计、实验方法1实验方案4位全加器可以看作四个1位全加器级联而成，首先采用基本逻辑门设计1位全加器，而后通过多个1位全加器级联实现4位全加器。1位全加器示意图如下：-5-其中，其中CI表示输入进位位，CO表示输出进位位，输入A和B分别表示加数和被加数。S为输出和，其功能可用布尔代数式表示为：2实验方法首先根据一位全加器的布尔代数式应用基本逻辑门设计一位全加器，而后仿真验证一位全加器设计，准确无误后生
3、成元件，供4位全加器设计用。将4个1位全加器级联构成四位全加器。五、实验步骤1半加器的设计设计电路图如下所示：仿真时序图如下-5-全加器电路图全加器仿真时序图4位加法器电路图-5-4位加法器仿真时序电路图附录：流程图-5--5-
此文档下载收益归作者所有
