资源描述：
《《eda综合设计与实践》课程设计-用verilog hdl设计电子钟》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、广东工业大学实验报告信息工程学院通信工程专业04班成绩评定_______学号3205002894姓名张凤珠教师签名_______预习情况操作情况考勤情况数据处理情况实验题目用VerilogHDL设计电子钟第17周至第17周一、课程设计目的和要求目的：1.学会使用quantusⅡ软件（编译、仿真等），并利用它进行设计一些简单的数字电路；2.利用实验室提供的GW48SOPC系统主板，结合quantusⅡ软件实现电子钟的功能显示。要求：电子钟应实现如下功能：1．时钟显示功能：，该电子钟正常显示小时、分钟、秒，各用2
2、位数码管（共6位数码管）显示范围为0—23时59分59秒，分辨率为1秒，包括启动与停止。2．校时功能：包括小时校准和分钟校准。3．跑表：包括跑表清零、启动计时、停止及继续计时功能。二、实验器件实验室提供的GW48SOPC系统主板实验箱三、设计方案和源程序代码首先分析电子钟要实现的三个功能，然后确定它的基本结构，因为设计时电子钟的三个基本功能都要用到数码管显示，考虑到三者为了避免竞争数码管资源的问题，因此设计时电子钟有3个主要输入按键K1、K2、K3，分别为时间显示、校时功能、跑表的启动，而且是当任一个按键按下
3、，其余两个键都无效，即此时只有按下的键才有效，执行该键所控制功能的启动。其次，各个功能模块的设计。A、对于时间显示模块中，涉及到的是时分秒各个计数器的设计，“秒计数器”采用60进制计数器，每累计60秒，发出一个“分脉冲”信号，该信号将被送到“分计数器”。“分计数器”采用60进制计数器，每累计60分，发出一个“分脉冲”信号，该信号被送到“时计数器”。“时计数器”采用24进制计数器，可实现24小时的累计计数。B、对于校时模块，同样用到了上述的时分计数器，不过只是能实现校时分钟和小时功能，分别用K4、K5键控制，做
4、法是每按下一次键，对应的计数器加一。C、最后是跑表模块，这相对于前面两个模块较为复杂，它有计时复位、启动和计时停止三个功能，分别用K6、K8、K7按键控制，这里用到了毫秒、秒、分钟计数器，其中“毫秒计数器”采用100进制计数器，每累计100毫秒产生一个“秒脉冲”信号，该信号将作为“秒计数器”的时钟脉冲，其余同A所述。百分秒、秒和分钟信号用七段LED显示。而复位信号是高电平有效，可以对整个跑表同步清0；当启动/停止为高电平时跑表开始计时，为低电平时停止计时，变高后在原来的数值基础上再计数。最后，就是整体的综合。
5、包括每个模块用到的时钟设置、按键显示模块和确定输入输出参数；本次课程设计采用了一个输入主时钟源4096HZ，其余各个模块用到的时钟信号从此时钟源分频得到，因此专门设置了一个分频小模块。源程序代码如下：modulemain(k1,k2,k3,k4,k5,k6,k7,k8,clk_4096,LED1,LED2,LED3,LED4,LED5,LED6);inputk1,k2,k3,k4,k5,k6,k7,k8,clk_4096;output[3:0]LED1,LED2,LED3,LED4,LED5,LED6;reg
6、[3:0]LED1,LED2,LED3,LED4,LED5,LED6; reg[7:0]hour,minute,second;`definehour1hour[3:0]`definehour2hour[7:4]`definemin1minute[3:0]`definemin2minute[7:4]`definesec1second[3:0]`definesec2second[7:4]reg[15:0]j1,j2,j3;regclk1,clk2,clk3;always@(posedgeclk_4096)//输
7、入4096HZ时钟源beginif(j1==40)beginj1<=0;clk1<=~clk1;//100HZendelsej1<=j1+1;if(j2==4095)beginj2<=0;clk2<=~clk2;//1HZendelsej2<=j2+1;if(j3==7)beginj3<=0;clk3<=~clk3;//512HZendelsej3<=j3+1;end//跑表reg[7:0]missecondrun,secondrun,miurun;regrunnings,mis,sec;always@(po
8、sedgeclk1)beginif(k6)//复位beginmissecondrun[7:0]<=8'd0;secondrun[7:0]<=8'd0;miurun[7:0]<=8'd0;runnings<=0;endif(k7)//停止beginrunnings<=0;endif(k8)//运行runnings<=1;if(runnings)beginif(missecondrun[3:0]==9)
