数字逻辑实验报告 【个人完成版】

数字逻辑实验报告 【个人完成版】

ID:13931812

大小:1.77 MB

页数:31页

时间:2018-07-25

数字逻辑实验报告 【个人完成版】_第1页
数字逻辑实验报告 【个人完成版】_第2页
数字逻辑实验报告 【个人完成版】_第3页
数字逻辑实验报告 【个人完成版】_第4页
数字逻辑实验报告 【个人完成版】_第5页
资源描述:

《数字逻辑实验报告 【个人完成版】》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机专业类课程实验报告课程名称:数字逻辑学  院:计算机科学与工程专  业:计算机科学与技术学生姓名:学  号:指导教师:蔡世民日  期: 2013 年 6月 30日电子科技大学计算机科学与工程学院标准实验报告(实验)课程名称数字逻辑电子科技大学教务处制表电子科技大学实验报告学生姓名:学号:指导教师:蔡世民实验地点:A2-402实验时间:2013.6.22/28实验室名称:国家级计算机实验示范中心实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电

2、路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器(记录波形时,应注意输入、输出波形的时间相位关系,在座标中上下对齐。)集成电路:7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路,并把输入端接实验箱的逻辑开关,输出端接发光二极管,接好电源正负极,即可进行逻辑特性验证实验。将其逻辑特性制成表格。2)用7400连接的电路如图1.1所示,其中M端输入HZ

3、级的连续脉冲,N端输入KHZ级的连续脉冲,X和Y接逻辑开关,在XY的四种输入组合下,用示波器观测A、B及F点的波形,并记录下来,写出F=f(M、N、X、Y)的逻辑表达式。3)实验电路如图1.2所示,在X端加入KHZ级的数字信号,逻辑开关AB为00、01、10、11四种组合下,用示波器观察输入输出波形,解释AB对信号的控制作用。4)用7486和7400搭出全加器或全减器电路,画出其电路图,并按照其真值表输入不同的逻辑电平信号,观察输出结果和进位/借位电平,记录下来。思考题:第二题用7486和7400设计一个可控制的半加/半减电路,控制端X=0

4、时,为半加器,X=1时为半减器。搭出电路并验证其运算是否正确。【实验原理】1)组合逻辑电路的分析:对已给定的组合逻辑电路分析其逻辑功能。步骤:(1)由给定的组合逻辑电路写函数式;(2)对函数式进行化简或变换;(3)根据最简式列真值表;(4)确认逻辑功能。2).组合逻辑电路的设计:就是按照具体逻辑命题设计出最简单的组合电路。步骤:(1)根据给定事件的因果关系列出真值表;(2)由真值表写函数式;(3)对函数式进行化简或变换;(4)画出逻辑图,并测试逻辑功能。掌握了上述的分析方法和设计方法,即可对一般电路进行分析、设计,从而可以正确地使用被分析的

5、电路以及设计出能满足逻辑功能和技术指标要求的电路。3)全加器/全减器相对半加器/半减器而言,考虑了进位/借位的情况,因此,输入端分别有三个,An(被加数/被减数),Bn(加数/减数)和Cn-1(低一位的进位/借位)。全加器的逻辑函数表达式全加器真值表0000000110010100110110010101011100111111用与非门和异或门实现全加器的电路图:=1BiCi-1Si=1&AiCi【实验数据记录及结果分析】1)经测试,发现所有发光二极管发光时都是高电平,低电平时不发光。2)对于本实验步骤2:当X或Y等于1时,发光二极管与脉冲

6、同步闪烁;当X=0且Y=0时,发光二极管始终不发光。真值表MNXYABF1100110110110111100111111001实验结果MNXYABF亮亮00亮亮熄亮亮01亮熄亮亮亮100亮亮亮亮110熄亮实验结果与真值表完全相同3)对于本实验步骤3:XABY000000110101011010001011110011114)按电路图搭好电路,依次调节三个输入端,观察输出端和借位端,记录下来:输入序列输出借位000灭灭001亮灭010亮灭011灭亮100亮灭101灭亮110灭亮111亮亮结果与真值表完全相同。【思考题】:2、用7486和74

7、00设计一个可控制的半加/半减电路,控制端X=0时,为半加器,X=1时为半减器。搭出电路并验证其运算是否正确。真值表:XAiBiSiCi0000000110010100110110000101111101011100画出卡诺图:对于输出:XAB000111100010110101对于进位:XAB000111100001010100因此,逻辑表达式:逻辑电路图:=1AiSiBi=1&&XCi根据电路图连接7400和7486连接电路,观察输出端与借位端AiBiX输出借位000灭灭001亮灭010亮灭011灭亮100灭灭101亮亮110亮灭1

8、11灭灭发现与真值表完全相同【实验结论】很好验证了全加器、半加器的逻辑特性。通过对集成门电路的测试,设计和实现,熟悉了集成电路的接脚及使用,为进一步设计复杂电路的实验打下了一定基

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。