数字电子系统设计(cpld)实验指导书资料

《数字电子系统设计(cpld)实验指导书资料》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子系统设计（CPLD）实验指导书中国矿业大学电工电子教学实验中心2001年11月96目录第一部分CPLDEE实验开发系统及配套软件简介第一节CPLDEE实验开发系统简介第二节CPLDDN下载软件简介第二部分数字电子系统设计实验实验一简单逻辑电路设计与仿真实验二译码与寄存器电路设计与仿真实验三全加器设计、仿真与下载实验四分频程序设计与12归1电路实验五利用硬件描述语言进行数字钟设计实验六串形扫描显示电路设计实验七BCD码转换电路设计实验八数据采集与显示电路设计实验九LPM使用及8＊8乘法器的设计实验十CPLD间串行通信（单工）综合实验一数字系统设计与单片机接

2、口实验一综合实验二数字系统设计与单片机接口实验二综合实验三数字系统设计与单片机接口实验三综合实验四数字系统设计与单片机接口实验四综合实验五数字系统设计与单片机接口实验五综合实验六CPLD与计算机双工串行通信实验综合实验七CPLD与计算机并行口通信实验96第一部分CPLDEE实验开发系统及配套软件简介第一节CPLDEE实验开发系统简介目前，随着大规模可编程器件在市场上的应用越来越广泛，各高校都相继开出了这门课程，为了配合高校EDA技术的教学、实验以及科研人员的设计开发，我们推出了CPLDEE--4系列实验开发装置。本实验装置是在世界银行贷款招标标书要求的基础上设计

3、并有所突破，广泛适用于教学和科研，面向本科教育、研究生教育及科研开发。1.系统基本特征l配备：本实验箱配有三家公司（altera低电压1k系列（3万门以上）、lattice的ispLSI1032E—70LJ84、xilinx的xc95108系列）芯片下载板，适用范围广泛。l资源：芯片门数最多达到10万门（ACEX1K100），管脚可达208脚。l编辑方式有图形编辑，文本编辑，波形编辑，混合编辑等方式，硬件描述语言有AHDL，VHDL，Verilog-HDL等语言。l主板功能：²配有模拟可编程器件ispPAC器件系列，突破传统的EDA实验箱一般只做数字电路实验的模

4、式，用户可以在实验箱上通过的模拟可编程器件进行模拟电子的开发训练。²实验箱配有10个数码管，（包括6个并行扫描数码管和4个串行扫描数码管）。²１６个数据开关，4个脉冲开关，数据开关和脉冲开关可配合使用，也可单独使用。²A／D转换，采用双AD转换，有常规的8位A／D转换器ADC0809，还可以适配位数较高，速度较快的12位A／D转换器MAX196。²D／A转换器，采用学生所熟知的芯片DAC0832.²通用小键盘，本实验箱提供16个微动开关（4X4），可通他们方便的进行人机交互。²单片机扩展槽，由于实验箱上的所有资源（如数码管、数据开关、小键盘等）都可以借用，因此通

5、过此扩展槽可以开发单片机及单片机接口实验。²外围扩展口，为了便于开发，本实验箱还预留一个40PIN的扩展槽，用以与外围电路的联接。2.本实验箱可完成的实验本实验箱用作数字系统设计实验。l可完成的基础实验：²各种传统数字电路实验²AHDL、VHDL、VERILOG语言描述数据显示译码设计²语言描述设计加法器，乘法器，计数器，数字钟，分频器，数字频率计等常用的数字实验²键盘去抖与译码实验96²状态机设计实验²A/D、D/A转换²可编程仪用放大器，通用放大器²可编程模拟滤波器l可完成的较复杂实验²复杂数字电路实验，如八位BCD转换、20位以内乘法器等²数据采集与显示（

6、可配合MAX196进行12路的A/D采样）²用内部EAB技术实现各种数学函数运算。²PC机与CPLD之间的串行及并行通信²单片机与CPLD之间的异步串行通信²CPLD与CPLD之间的串、并行通信²单片机课程的各种实验²工业控制用微处理器方案其实现。2.利用本实验箱可开发的实验由于本实验箱设计考虑周全，因此，除了能完成数字系统的实验外，还可以开发使用单片机实验，模拟电子实验，通信原理实验、计算机组成原理等一系列学科的实验，体现出很强的开发性²ASK、FSK、PSK调制与解调实验²通过单片机扩展口与单片机开发机配合，本实验箱中的所有资源都可以被单片机借用，可以完成单

7、片机课程中复杂的实验。²可以开发单片机接口实验，利用已开发成功的模块如8255、8155、8279等进行进行各种单片机接口实验。²利用四型实验/开发系统可以很方便进行单片机、CPLD及单片机CPLD综合工业设计。²计算机组成原理的大部分的实验可以利用本系统完成。3.详细的管脚说明下面详细的介绍有关电路组成：（1）时钟源本实验器CPLD芯片由4０M晶振提供振荡频率，接与P183管脚，同时还有4M(可分频至1000Hz)接在CPLD的对应管脚P184管。为了方便操作，还为系统提供了约1Hz—1MHz连续可调的时钟信号，接至CPLD的P78脚，通过调节短路夹J1和J2

8、来改变其输出频率值。11