《数字电路》扩展CPLD实验_实验指导书

《《数字电路》扩展CPLD实验_实验指导书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、—数字电路一》实验指导书林文忠、罗海波编写适用专业：—通信工程.闽江学院一计算机科学系2010年9月《数字电路》主要包括逻辑代数的基本理论、组合逻辑电路、时序逻辑电路及其可编程逻辑器件和存储器原理等内容。通过本课程的学习，要求学生建立基本的逻辑代数的思维方法，掌握常用的组合/时序逻辑电路MSI器件及其分析和设计，掌握可编程逻辑器件的概念和设计方法，了解存储器的结构和原理。为了使学生更好地理解和深刻地把握这些知识，增强学生的实践动手能力，本实验部分主要培养学生的逻辑代数思维以及电路的设计和设计能力，锻炼学生的VerilogHDL的应用编程开发能力，让学生对CPLD的开发过程、开发步骤有一个详尽

2、的理解，也让学生理解CPLD编程与数字电路之间的关系。本指导书为《数字电路》理论课程配套实验的一部分，即扩展的CPLD编程实验部分，另外的基础部分不包括在此指导书之内。本实验指导书针对通信工程专业而编写，由于课时及难度要求的不一致，计算机科学与技术专业的《数字电路与逻辑设计》课程的实验部分也可参考此指导书，选择或者综合一部分项目进行。1、实验一:QuartusII的安装及实验平台的熟悉12、实验二:VerilogHDL语言的熟悉73、实验三：4位累加器的的开发214、实验四:快速进位功能的8位累加器的开发245、实验报告基本内容要求28实验一：QuartusII的安装及实验平台、开发语言的熟

3、悉实验学时：2实验类型：验证实验要求：必修一、实验目的(1)学会安装QuartusII7.2发软件。(2)熟悉MJU_CS/Altera实验仪。(1)熟悉基本的VerilogHDL语法及编程。(需提前预习)。(2)熟悉开发平台编译、仿真、下载，到调试的整个开发过程。二、实验内容(1)熟悉MJU-CS/Altera实验仪，熟悉开发板的硬件环境。(2)安装QuartusII7.2开发软件，熟悉VerilogHDL语言的开发软件环境。(3)通过基本的输入输出输出实验(点亮发光二极管等)熟悉实验平台开发流程。(4)熟悉VerilogHDL语言的基本语法和使用。(预习完成实验二)三、实验原理、方法和手

4、段教师演示，学生自主验证操作。四、实验组织运行要求采用集屮授课形式。五、实验条件每2位同学为1组，每组一台PC机、一台MJU-CS/Altera实验仪。配套的软硬件设备：并nJTAG下载线、QuartusII7.2安装程序等。六、实验步骤(一)熟悉MJU-CS/Altera实验仪在老师的指导下，参考《数字电路CPLD综合实验开发板使用说明书》第1节内容，对MJU-CS/Altera实验仪的硬件资源、结构、布局进行熟悉。(1)电路布局(2)主要器件：CPLD芯片EPM240T100C5N.+3.3V电源供应芯片AMS1117-3.3、2个4合1的8段共阳极数码管、RS-232接口器件MAX23

5、2CSE.模数芯片ADC0804.数模芯片DAC0832、无源蜂鸣器BUZZER、4个独立按键、4*4矩阵键盘、复位按钮、12个LED(红、黄、绿各4个)、LED指示灯、晶振。(1)应用接口：详见《数字电路CPLD综合实验开发板使用说明书》表l.lo(2)跳线接口：详见《数字电路CPLD综合实验开发板使用说明书》表1.2。(4)硬件原理分析详见《数字电路CPLD综合实验开发板使用说明书》第二部分内容。(二)安装QuartusII7.2发软件在老师的指导下，安装QuartusII7.2软件，并进行运行，熟悉软件的界面以及相关的工具和功能等。详细步骤及界面介绍略。三、实验平台开发流程的熟悉1.基

6、本输出实验-点亮发光二极管要求：点亮MJU-CS/Altera实验仪上的4个红色发光二极管。通过此实验掌握CPLD的基本开发流程，软硬件设计步骤。分析：在MJU-CS/Altera实验仪上已经为用户准备了12个发光二极管，其中红、黄、绿三色各4个，其硬件原理图如下图1所示，在MJU-CS/Altera实验仪中，短接J10,则所有的LED正极接通3.3v电源，只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”，就可以实现点亮该发光二极管的功能。图1发光二极管原理图其中，各10接口所连接LED的颜色及在实验板上的位置如下图所示:R图2LED灯10接II连接示意图程序设计：由于要求是点亮4个

7、红色发光二极管，因此只须在相应的引脚输出低电平“0”即可，完整的VerilogHDL源程序如下：□moduleled(dataout):output[3:0]dataout;//我们这里用4个LED灯assigndataout=41bOOOO;endmodule实验方法：1）建立项H工程led,并在此工程项Fl下新建VerilogHDL源程序文件led.v,输入上面的程序代码并保存。2）为该工程项日选择一个日