eda第四章复习总结

eda第四章复习总结

ID:12502970

大小:221.50 KB

页数:7页

时间:2018-07-17

eda第四章复习总结_第1页
eda第四章复习总结_第2页
eda第四章复习总结_第3页
eda第四章复习总结_第4页
eda第四章复习总结_第5页
资源描述:

《eda第四章复习总结》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、数字电路的发展与可编程器件的出现高效、低耗、高精度、高稳定、智能化。二、PLD的发展态势向高集成度、高速度方向发展向低电压和低功耗方向发展,5V->3.3V->2.5V->1.8V->更低向数、模混合可编程方向发展三、可编程逻辑器件的分类按集成密度划分为4.1.2PLD的结构、表示方法2.PLD的逻辑符号表示方法硬线连接单元(加号中间为大黑点)被编程接通单元(加号中间为乘号)被编程擦除单元(加号)2.编程连接技术(1)熔丝(Fuse)和反熔丝(Anti-fuse)编程技术熔丝编程技术是用熔丝作为开关元件,这些开关元件平时(在未编程时

2、)处于连通状态,加电编程时,在不需要连接处将熔丝熔断,保留在器件内的熔丝模式决定相应器件的逻辑功能。反熔丝编程技术也称熔通编程技术,这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态,编程时,在需要连接处的逆熔丝开关元件两端加上编程电压,逆熔丝将由高阻抗变为低阻抗,实现两点间的连接,编程后器件内的反熔丝模式决定了相应器件的逻辑功能。(2)SRAM编程技术FPGA器件中采用的主要编程工艺之一。SRAM型的FPGA是易失性的,断电后其内部编程数据(构造代码)将丢失,需在外部配接ROM存放FPGA的编程数据。可反复编程,实现系

3、统功能的动态重构每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序4.低密度可编程逻辑器件(LDPLD:Low-DensityPLD)(1)PROM(ProgrammableROM)可编程只读存储器20世纪70年代初。与阵列固定,或阵列可编程。(2)PLA(ProgrammableLogicArray)可编程逻辑阵列20世纪70年代初。与阵列、或阵列都可编程。(3)PAL(ProgrammableArrayLogic)可编程阵列逻辑20世纪70年代末。与阵列可编程,或阵列固定。(4)GAL(GenericArrayLogic)

4、20世纪80年代初。大部分与阵列可编程,或阵列固定。PROM利用效率低实现组合逻辑函数:将函数写为最小项之和形式,将对应的与项或起来即可。容量=与门数×或门数=2n×mPAL专用输出结构特点:或非门输出或互补输出常用器件:PAL16L8,PAL20L10等可编程输入/输出结构(1)端口既可做输入也可做输出(2)做输出端口时,输出信号又可被反馈到输入,构成简单的触发器寄存器输出结构(1)增加了D触发器,整个PAL的所有D触发器共用一个时钟和输出使能信号。(2)可构成同步时序逻辑电路异或输出结构增加了异或门,使时序逻辑电路的设计得到简化。4

5、.2CPLD和FPGA的结构和特点一、PLD的发展历程lPROM、EPROM、EEPROM只能完成简单的数字逻辑功能lPAL、GAL、PLAPLD能以乘积和的形式完成大量的组合逻辑功能(规模较小)lCPLD、FPGA设计与制造集成电路的任务已不完全由半导体厂商来独立承担。CPLD:(ComplexProgrammableLogicDevice)复杂的可编程逻辑器件。专指那些集成规模大于1000门以上的可编程逻辑器件。ROM型器件停电数据可保存。FPGA:(FieldProgrammableGateArray)现场可编程门阵列。它是一种由

6、掩膜可编程门阵列和可编程逻辑器件两者演变而来的通用型用户可编程器件。RAM型器件停电数据不可保存,须与存储器连用。4.2.2CPLD/FPGA的特点1,基本结构CPLD集总式互连n可编程逻辑宏单元LMC,LogicMacroCell(结构较复杂)n复杂的I/O控制块(完成芯片上逻辑与外部封装脚的接口)n逻辑单元之间采用连续式互连结构(固定长度的金属线)内部延时时间固定,可预测lFPGA分布式互连n可编程逻辑功能块(实现用户功能的基本单元)n可编程I/O块(完成芯片上逻辑与外部封装脚的接口)n逻辑单元之间采用分段式互连结构(不同长度的金属

7、线)内部延时时间不固定,预测性差2,编程工艺CPLD¡EPROM¡EEROM¡FLASHFPGA¡反熔丝(Actel)¡RAM(Xillinx)3,器件规模(左CPLD,右FPGA)集成规模小(最大数万门)大(最高达百万门)单元粒度大(PAL结构)小(PROM结构)互连方式集总总线分段总线、长线、专用互连编程工艺EPROM、SRAMEEROM、Flash编程类型ROM型RAM型,须与存储器连用4.2.3复杂可编程逻辑器件(CPLD)的结构和基本原理一般所有超过某一集成度(如1000门以上)的PLD器件都称为CPLD可以把CPLD的基本结

8、构看成由可编程逻辑阵列(LAB)、可编程I/O控制模块、可编程内部连线(PIA)等三部分组成。一、复杂可编程逻辑器件(CPLD)的结构1.可编程逻辑阵列(LAB)可编程逻辑阵列又若干个可编程逻辑宏单元(Lo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。