资源描述：
《eda基础（模拟部分）eda基础总结》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、EDA基础总结综述部分1.EDA的中文全称为电子设计自动化，英文全名为ElectronicDesignAutomation02.EDA平台常用的两种输入电路的方法是：电路原理图输入法、HDL输入法。3.EDA平台工作流程：电路输入、综合优化、功能仿真、布局布线、门级仿真。数字电路部分1.EDA中常用的仿真语言为Verilog和VHDL。2.VHDL其英文全名为VHSICHardwareDescriptionLanguage,而VHSIC则是VeryHighSpeedIntergeraterdCircuit的缩写词，意为甚高速集成电路，故VHDL其准确的中文译
2、名为甚髙速集成电路的硬件描述语言。3.VerilogHDL其英文全名为VerilogHardwareDecriptionLanguage,HDL屮文译名为硬件描述语言。4.Verilog和VHDL的比较共同点：能形式化地抽象表示电路的行为和结构；支持逻辑设计中层次与范圉的描述;可借用高级语言的精巧结构来简化电路行为的描述；具有电路仿真与验证机制以保证设计的正确性；支持电路描述由高层到低层的综合转换；硬件描述与实现工艺无关；便于文档管理；易于理解和设计重用。不同点：Ve川og在系统级抽象方面略差，VHDL在门级开关电路方面略差。5.软核、固核和硬核软核：功能经
3、过验证的、可综合的、实现后电路结构总门数在5000门以上的Verilog模型。固核：在某一种现场可编程门列器件上实现的经验证是正确的，且总门数在5000门以上的电路结构编码文件。在某一种专用集成电路工艺的器件上实现的，经验证是正确的，且总门数在5000n以上的电路结构版图掩膜。6.白顶向下(TopDown)设计7.自底向上(DownTop)设计8.名词解释：ASIC：ApplicationSpecificIntegratedCircuit,专用集成电路。FPGA：FieldProgrammableGateArray,现场可编程门阵列。PLD：Programm
4、ableLogicDevice,可编程逻辑器件。Verilog编程题:数据比较器(2位)〃数据比较器modulecompare(equal,a,b);inputa,b;outputequal;regequal;always@(aorb)if(a==b)equal=1;elseequal=0;enclmodule//数据比较器测试代码'timescalelns/lns'include/IT.modulet;rega,b;wireequal;initialbegina二0;b二0;#100a=0;b二1;#100a=l;b=l;#100a=l;b二0;#100a
5、=0;b=0#100Sstop;endcomparem(.equal(equal),・a(a),・b(b));endmodule数据比较器(8位)modulecompare8(equal,a,b);input[7:0]a,b;outputequal;regequal;always@(aorb)if(a>b)beginequal=1;endelsebeginequal=0;enclendmodule分频器modulehalf_clk(reset,clk_in,clk_out);inputelkin,reset;outputclk_out;regclk_out;
6、always@(posedgeelkin)beginif(!reset)clk_out二0;elseelkout=~clkout;enclendmodule10M时钟分频为500Kmodulefdivision(RESET,MB,KB);inputMB,RESET;outputKB;regKB;reg[7:0]j;always©(posedgeMB)辻(!RESET)beginKB<=0;j<=0;endelsebeginif(j==19)beginj<=0;KB<=~KB;endelsej<=j+1;endendmodule译码电路'defineplus3
7、,dOdefineminus3’dldefineband3’d2definebor3’d3defineunegate3’d4modulealu(out,opcode,a,b);output[7:0]out;reg[7:0]out;input[2:0]opcode;input[7:0]a,b;always@(opcodeoraorb)begincase(opcode)plus:out=a+b;minus:out=a-b;band:out二a&b;bor:out=a
8、b;unegate:out二~a;default:out=8’hx;endcaseendendm
9、odule八路数据选择器moduleselectin
