《数字逻辑与数字系统》课程实践教学经验总结

《《数字逻辑与数字系统》课程实践教学经验总结》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字逻辑与数字系统资源库《数字逻辑与数字系统》课程实践教学经验总结北京邮电大学计算机学院实验中心杨秦张杰靳秀国 “数字逻辑与数字系统”课程是计算机、通信、电子、信息、自动控制等专业的技术基础课程，又是一门实践性很强的课程。对计算机专业的学生来说，它是硬件知识的基础课，一辈子受用。“数字逻辑与数字系统”课程教学实验不仅对学好本门课，而且对“计算机组成原理”等后续课的理论教学和实践教学具有十分重要的意义。因为它是能力培养的基础性工作，理论教学无法取代。为了配合精品课程建设，我们对教学实验包括实验系统、教学内容及

2、实验教学手段都进行了改革，也取得了一些经验。本文从课程实验和课程设计两个方面进行总结。课程实验部分1.      从教材、实验系统到教学实验内容的改革由于新技术的发展，“数字逻辑与数字系统”教材也在变革，我们选择了清华大学科教仪器厂的TDS-2实验系统（见图一）。在这个实验设备上，既能使用中小规模标准器件作基础数字实验，又可使用可编程逻辑器件完成复杂的数字系统实验。在我们新购置的100台综合实验平台TEC-5（见图一）中，仍保持了基础性实验和时代性实验两方面的教学内容，为数字实验提供了高端的ISP芯片，使教

3、学实验的内容和重点得以向在系统编程逻辑方面倾斜。 图一基础性实验的设计非常重要，它使学生掌握基本概念，具备基础知识和能力结构。基本逻辑门和三态门实验：在掌握“TDS数字电路实验系统”仪器和示波器测量的使用方法的基础上，掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系;三态门逻辑功能和使用方法，熟悉TTL中、小规模集成电路的外形、管脚和使用方法;掌握用三态门构成总线的特点和方法。基本逻辑门实验，选择了典型的芯片，让学生从芯片的外观、封装到逻辑关系的验证来熟悉数字芯片；在接下来的三态门实验中，逻辑的验

4、证就不是重点了，我们引导学生测量高阻输出受钳制的情况，让他们在实验中感性的体会三态的意义。数据选择器和译码器实验：熟悉数据选择器和译码器的逻辑功能。这种组合逻辑的实验，我们更加强调应用而不是简单验证。时序逻辑的实验也是一样，有时候一次实验做出多少个计数器并不重要，我们更加看重的是会不会分析设计电路，能不能记录和分析时序图。触发器实验：掌握RS触发器、D触发器、JK触发器的工作原理，学会正确使用RS触发器、D触发器、JK触发器。简单时序电路：掌握简单时序电路的分析、设计、测试方法。计数器实验：掌握计数器74L

5、S162的功能，计数器的级连方法，熟悉任意模计数器的构成方法，熟悉数码管的使用。在计数器和时序电路实验中，我们还穿插了Workbench仿真试验，并且指导学生用仿真软件指导设计和完成测试。我们在时代性实验中，在系统编程ISP技术的实验内容：用两个时间单元完成AHDL实现三八译码器、十进制计数器和七段译码器实验，芯片选用ISP1032，软件平台用ispEXPER，鼓励学生采用多种方案实现。2.      实验教学方式的改革和实践效果在实验教学中，我们抛弃了过去的粉笔黑板灌输式的教学方式，尝试了多种手段结合的互

6、动式教学模式。首先，我们在总结大家教学经验的基础上统一了实验PPT教案（如图二所示），采用了PPT投影为主和老师即兴板书为辅的授课形式，一改过去落后的教学方式，图形界面美观并且讲解更为方便，也收到良好的教学效果。  图二然后，我们指导做毕业设计的学生完成实验课件的Flash动画设计（如图三所示），连同PPT教案放到FTP服务器上提供学生下载，学生在实验课前就可以完成对实验系统和实验内容的预习，并且对实验的流程有一个直观的了解。 图三在实验指导上，我们也做了很多尝试。在学生做数字逻辑实验的第一天起，就告诉他们

7、实验不是简单对理论的验证，而是以培养数字系统硬件工程师的标准去要求，除了知识的学习，实验更看中的是能力的培养。首先，对实验系统的所有调试工具：示波器、逻辑笔等必须熟练掌握；每一次实验前要求下载相关芯片手册，对芯片每一个功能引脚都要求了解；在时序逻辑实验中，要求绘制并分析时序图；能使用防真软件辅助小型综合电路的设计；在系统可编程系统实验中，鼓励以不同方案完成设计。在验收和给成绩的时候，我们看的不仅仅是实验内容的正确完成，更多考虑的是工具是否熟练使用、设计方案是否灵活多样等等个人能力。对于实验中遇到的问题，教师

8、可结合自身教学和科研经验，尽量给出详尽并且特别的解答，比如在三态门实验中，学生对高阻态和总线方式提出疑问时，除了讲解概念之外，还给他们举了一个科研中的实例：在我们做CDMA基站测试系统硬件设计时，由于译码和读写信号设计错误，CPU访问存储单元数据总线严重冲突造成死机。在讲解时序芯片由于工艺限制导致信号延时的时候，用一次科研实例：一个特别信号需要延时几纳秒而系统时钟只有4兆赫兹，设计人员利用EPLD芯片自身延时将信