集成电路设计-3-8译码器设计

集成电路设计-3-8译码器设计

ID:12381951

大小:510.00 KB

页数:22页

时间:2018-07-16

集成电路设计-3-8译码器设计_第1页
集成电路设计-3-8译码器设计_第2页
集成电路设计-3-8译码器设计_第3页
集成电路设计-3-8译码器设计_第4页
集成电路设计-3-8译码器设计_第5页
资源描述:

《集成电路设计-3-8译码器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《集成电路设计实践》报告题目:3-8译码器设计院系:自动化学院电子工程系专业班级:微电121班学生学号:3120433026学生姓名:赵政指导教师姓名:王凤娟职称:讲师起止时间:2015-12-21--2016-1-8成绩:1集成电路设计的流程图1-1是使用TannerPro进行一个完整的集成电路设计的流程。先用S-Edit编辑出将要设计的电路图,再将该电路图输出成SPICE文件,用T-Spice模拟结果,如果模拟结果有错误,再回到S-Edit检查电路图,如果T-Spice模拟结果无错误,则用L-Edit进行布局设计。用L-Edit进行布局图设计后要用DRC做设计检查规则,如果违反设

2、计规则,则修改布局图,直到设计规则检查无错误为止。将验证过的布局图转化为SPICE文件,再利用T-spice模拟,如有错误,再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比,若对比结果不相等,则回去修正L-Edit或者S-Edit的图,直到LVS验证无错误后。图1-1集成电路设计的流程23-8译码器设计思路2.13-8译码器基本原理193-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111也就是8。输出是8个脚,表示10进制。

3、是根据输入的二进制数来输出。如果输入是101那么就是第5只脚高电平,表示二进制数是5。其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。这样就可以设计出3-8译码器。下面是3-8译码器的真值表表2-13-8译码器真值表2.23-8译码器原理图根据3-8译码器设计要求,得到相应的电路原理图,如图2-3所示。19图2-23-8译码器电路图33-8译码器电路设计本次设计中,3-8译码器是由一个NAND3、8个NAND4、3个INV等模块构成。以下将对这些组成模块的电路原理图以及仿真情况做详细分析,以及对3-8译码器的原理图和仿真作出分析。3.13输入与非门(NAND3)的

4、电路图及其仿真在S-Edit的电路设计模块中画出3输入与非门的晶体管级电路图,如下图3-5所示,其中A、B、C为输入端信号,Y为输出信号。19图3-1NAND3电路图利用T-Spice对设置好的SPICE文件进行仿真,NAND3的仿真输出模拟波形如图3-2所示。图3-2NAND3仿真图图3-8从下到上的信号依次为A、B、C、Y,由NAND319仿真波形图可知,当输入端信号A、B、C中含有低电平时,输出Y为高电平。只有当A、B、C都为高电平时,输出Y才为低电平。符合3输入与非门的的逻辑功能,从而验证了NAND3电路设计的正确性。3.2反相器(INV)的电路图及其仿真在S-Edit中的电

5、路设计模块中画出反相器(INV)的电路图,如图3-3所示,其中A为输入端信号,Y为输出端信号。图3-3INV电路图根据加载后的SPICE文件,用T-Spice生成INV的仿真波形图,如图3-4所示。19图3-4INV仿真波形图图3-4从下到上的信号依次为输入信号A、输出信号Y,当输入信号A为高电平时,输出信号Y为低电平。当输入信号A为低电平时,输出信号Y为高电平。起到逻辑非的功能,从而实现反相器的功能。根据仿真可以看出INV电路设计的正确性。3.33-8译码器电路图及其仿真根据已经设计的模块,在S-Edit中的电路设计模块下画出3-8译码器的电路图,如图3-5所示。其中A0,A1,A

6、2为输入信号,S1,S2,S3是使能端,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7为输出信号。19图3-53-8译码器电路图19由3-8译码器的电路图生成SPICE文件,用T-Spice打开生成的该电路生成的SPICE文件,对SPICE文件进行设置,包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图3-6所示。.lib"D:任务2ic_techfilescz6h+_v20.lib"tt*SPICEnetlistwrittenbyS-EditWin327.03*WrittenonJan8,2016at19:35:39*Waveform

7、probingcommands.probeoptionsprobefilename="D:任务2zhaozheng.dat"+probesdbfile="D:任务2zhaozheng.sdb"+probetopmodule="Module0"*Maincircuit:Module0M1Y0N69N73N73NENHL=0.35uW=2uM2N73N13N72N72NENHL=0.35uW=2uM3N72N9GndGndNENHL=0.35uW=2u

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。