基于内嵌cortex-m内核fpga的等精度频率计设计

ID:12013833

大小:775.13 KB

页数:11页

时间:2018-07-15

基于内嵌cortex-m内核fpga的等精度频率计设计_第1页
基于内嵌cortex-m内核fpga的等精度频率计设计_第2页
基于内嵌cortex-m内核fpga的等精度频率计设计_第3页
基于内嵌cortex-m内核fpga的等精度频率计设计_第4页
基于内嵌cortex-m内核fpga的等精度频率计设计_第5页
资源描述:

《基于内嵌cortex-m内核fpga的等精度频率计设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于内嵌Cortex-M3内核FPGA的等精度频率计设计王立华1,周松江1,2,高世皓1,3,张恒1(1山东科技大学电子通信与物理学院,山东青岛266590;2北京邮电大学信息光子学与光通信研究院,北京,100876;3北京邮电大学泛网无线通信教育部重点实验室,北京,100876)摘要:为了提高频率计的测量精度和系统性能,解决在传统的频率计中无法实现高低频率等精度测量的情况,本文采用京微雅格公司的M7系列FPGA,设计了一种基于SOPC技术的等精度多功能频率计。该频率计以内嵌Cortex-M3内核的FPGA芯片为控制

2、核心,通过对FPGA模块和Cortex-M3内核部分的设计,并借助AHB接口的FIFO实现FPGA与Cortex-M3内核之间的数据通信,完成了1Hz~50MHz范围内等精度频率计的设计。通过ModelSim软件仿真和硬件实测表明,该频率计可以完成等精度频率和占空比的测量功能,具有精度高、实时性好等特点。关键词:频率计;等精度;SOPC;FPGA;AHB;Cortex-M3中图分类号:TM935.13  文献标识码:A1引言频率是电子领域中最基本的参数,传统的测频方法有直接测量法、周期测量法和分频测量法等,这些方法往

3、往只适用于测量一段频率,而无法实现高低频率等精度的要求。在技术上,传统的频率计大都采用单元电路或单片机进行设计,使得频率计存在结构复杂、稳定性差且测量范围小等缺点[1]-[4]。基于此,本文以京微雅格公司的M7系列FPGA为设计载体,利用SOPC技术和等精度测量原理,在一片内嵌Cortex-M3内核的FPGA芯片上完成频率计的设计。系统充分发挥FPGA的高速数据处理能力,完成对待测信号的测量计数;利用Cortex-M3的数据运算与人机交互能力,完成对测量数据的计算与显示工作。该系统可以实现频率测量和占空比测量功能,具

4、有测量精确、稳定性高、调试方便等特点[5]-[7]。2系统工作原理与结构2.1等精度测量原理等精度测量法的测量原理如图1所示,其最大的特点是实际闸门时间并不是一个固定值,而是一个与被测信号有关的值,且刚好为被测信号周期的整数倍。在启动测量之后,首先给出一个预置闸门时间,然后等待被测信号下一个上升沿的到来。当被测信号的上升沿到达后,将预置闸门时间信号与被测信号进行同步,同时用两个计数器分别对被测信号和标准信号进行计数。当预置闸门时间结束后,被测信号的下一个上升沿到达时两个计数器停止计数。此时会得到两个计数值,然后结合标

5、准信号的频率值,即可得到被测信号的频率[8]-[10]。图1等精度测频法测频原理图假设在一次测量中,实际闸门时间为T,被测信号计数器和标准信号计数器的计数值分别为Na和Nb,标准信号的频率为f0,根据测量原理可计算出被测信号的频率为:f=NaNbf0(1)式(1)中f为被测信号频率的测量值,若信号的实际频率为f',那么测量的误差为:δ=

6、f'-f

7、f'×100%(2)若忽略标准信号的频率误差,并根据式(1),可得被测信号实际频率的表达式为:f'=NaNb±∆Nbf0(3)联立式(1)、(2)、(3)可得:δ=∆NbN

8、b×100%≤1Nb=1Tf0(4)由此可知,采用等精度测量法测量频率时,所选择的闸门时间越长,标准信号的频率越高,频率测量的误差就会越小[11]-[14]。假设标准信号的频率为100MHz,闸门时间为1s,那么其精度可达到10-8。另外,占空比的测量方式描述如下:在对闸门时间内标准信号进行计数的同时,还需要对在闸门时间内被测信号高电平时间段的标准信号进行计数[15]。设两个计数器的计数值分别为Nb和Nc,那么可得到被测信号的占空比为[16]:D=NcNb×100%(5)2.2系统总体结构频率计系统的总体结构图如图2

9、所示。本系统选用京微雅格公司M7系列的FPGA芯片CME-M7A12N0F484C7,该芯片集成了主流的ARMCortex-M3内核和高性能FPGA逻辑单元,FPGA逻辑性能高达200MHz,而ARMCortex-M3内核最大频率可达300MHz。利用AHB(AdvancedHighperformanceBus)总线连接FPGA、ARMCortex-M3内核和各个外设,实现了高速数据传输。图2系统总体结构图在图2所示的系统中,锁相环IP核部分用来产生各类时钟信号,AHB接口的FIFOIP核作为FPGA与Cortex-

10、M3内核之间通信的中介。而具有人机交互优势的Cortex-M3内核通过GPIO来输入外部信号以及控制LCD12864进行显示。同时数据通过UART传输至电脑端的上位机软件,用于系统设计与调试。2.3系统工作原理在图2所示系统中,时钟信号(clk)进入锁相环电路后产生多个高频时钟信号用于各个FPGA模块和Cortex-M3内核工作。被测信号(si

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
正文描述:

《基于内嵌cortex-m内核fpga的等精度频率计设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于内嵌Cortex-M3内核FPGA的等精度频率计设计王立华1,周松江1,2,高世皓1,3,张恒1(1山东科技大学电子通信与物理学院,山东青岛266590;2北京邮电大学信息光子学与光通信研究院,北京,100876;3北京邮电大学泛网无线通信教育部重点实验室,北京,100876)摘要:为了提高频率计的测量精度和系统性能,解决在传统的频率计中无法实现高低频率等精度测量的情况,本文采用京微雅格公司的M7系列FPGA,设计了一种基于SOPC技术的等精度多功能频率计。该频率计以内嵌Cortex-M3内核的FPGA芯片为控制

2、核心,通过对FPGA模块和Cortex-M3内核部分的设计,并借助AHB接口的FIFO实现FPGA与Cortex-M3内核之间的数据通信,完成了1Hz~50MHz范围内等精度频率计的设计。通过ModelSim软件仿真和硬件实测表明,该频率计可以完成等精度频率和占空比的测量功能,具有精度高、实时性好等特点。关键词:频率计;等精度;SOPC;FPGA;AHB;Cortex-M3中图分类号:TM935.13  文献标识码:A1引言频率是电子领域中最基本的参数,传统的测频方法有直接测量法、周期测量法和分频测量法等,这些方法往

3、往只适用于测量一段频率,而无法实现高低频率等精度的要求。在技术上,传统的频率计大都采用单元电路或单片机进行设计,使得频率计存在结构复杂、稳定性差且测量范围小等缺点[1]-[4]。基于此,本文以京微雅格公司的M7系列FPGA为设计载体,利用SOPC技术和等精度测量原理,在一片内嵌Cortex-M3内核的FPGA芯片上完成频率计的设计。系统充分发挥FPGA的高速数据处理能力,完成对待测信号的测量计数;利用Cortex-M3的数据运算与人机交互能力,完成对测量数据的计算与显示工作。该系统可以实现频率测量和占空比测量功能,具

4、有测量精确、稳定性高、调试方便等特点[5]-[7]。2系统工作原理与结构2.1等精度测量原理等精度测量法的测量原理如图1所示,其最大的特点是实际闸门时间并不是一个固定值,而是一个与被测信号有关的值,且刚好为被测信号周期的整数倍。在启动测量之后,首先给出一个预置闸门时间,然后等待被测信号下一个上升沿的到来。当被测信号的上升沿到达后,将预置闸门时间信号与被测信号进行同步,同时用两个计数器分别对被测信号和标准信号进行计数。当预置闸门时间结束后,被测信号的下一个上升沿到达时两个计数器停止计数。此时会得到两个计数值,然后结合标

5、准信号的频率值,即可得到被测信号的频率[8]-[10]。图1等精度测频法测频原理图假设在一次测量中,实际闸门时间为T,被测信号计数器和标准信号计数器的计数值分别为Na和Nb,标准信号的频率为f0,根据测量原理可计算出被测信号的频率为:f=NaNbf0(1)式(1)中f为被测信号频率的测量值,若信号的实际频率为f',那么测量的误差为:δ=

6、f'-f

7、f'×100%(2)若忽略标准信号的频率误差,并根据式(1),可得被测信号实际频率的表达式为:f'=NaNb±∆Nbf0(3)联立式(1)、(2)、(3)可得:δ=∆NbN

8、b×100%≤1Nb=1Tf0(4)由此可知,采用等精度测量法测量频率时,所选择的闸门时间越长,标准信号的频率越高,频率测量的误差就会越小[11]-[14]。假设标准信号的频率为100MHz,闸门时间为1s,那么其精度可达到10-8。另外,占空比的测量方式描述如下:在对闸门时间内标准信号进行计数的同时,还需要对在闸门时间内被测信号高电平时间段的标准信号进行计数[15]。设两个计数器的计数值分别为Nb和Nc,那么可得到被测信号的占空比为[16]:D=NcNb×100%(5)2.2系统总体结构频率计系统的总体结构图如图2

9、所示。本系统选用京微雅格公司M7系列的FPGA芯片CME-M7A12N0F484C7,该芯片集成了主流的ARMCortex-M3内核和高性能FPGA逻辑单元,FPGA逻辑性能高达200MHz,而ARMCortex-M3内核最大频率可达300MHz。利用AHB(AdvancedHighperformanceBus)总线连接FPGA、ARMCortex-M3内核和各个外设,实现了高速数据传输。图2系统总体结构图在图2所示的系统中,锁相环IP核部分用来产生各类时钟信号,AHB接口的FIFOIP核作为FPGA与Cortex-

10、M3内核之间通信的中介。而具有人机交互优势的Cortex-M3内核通过GPIO来输入外部信号以及控制LCD12864进行显示。同时数据通过UART传输至电脑端的上位机软件,用于系统设计与调试。2.3系统工作原理在图2所示系统中,时钟信号(clk)进入锁相环电路后产生多个高频时钟信号用于各个FPGA模块和Cortex-M3内核工作。被测信号(si

显示全部收起
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭