基于epp协议的avr与pc并行通信系统的设计

基于epp协议的avr与pc并行通信系统的设计

ID:11918919

大小:303.50 KB

页数:7页

时间:2018-07-14

基于epp协议的avr与pc并行通信系统的设计_第1页
基于epp协议的avr与pc并行通信系统的设计_第2页
基于epp协议的avr与pc并行通信系统的设计_第3页
基于epp协议的avr与pc并行通信系统的设计_第4页
基于epp协议的avr与pc并行通信系统的设计_第5页
资源描述:

《基于epp协议的avr与pc并行通信系统的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于EPP协议的AVR与PC并行通信系统的设计1 引言   并口是PC机与外设进行交互的重要部件,在数据通信、设备控制等方面有着广泛的应用。并行通信有SPP、EPP、ECP三种传输模式。打印机、扫描仪、数码相机等均可通过EPP/ECP方式与PC进行通信,高速地传输数据。AVR系列单片机是ATMEL公司生产的增强RISC结构、内含FlashROM存储器的8位单片机。AVR单片机与PC机之间采用EPP协议进行并行通讯,极大地提高通信的数据量、速度和效率。2 EPP协议2.1三种并行通信模式   并行通信有SPP、EPP、ECP三种传

2、输模式。SPP(StandardParallelPort)即标准并行接口,数据传输要通过软件查询端口状态进行握手。SPP模式下PC可向外设输出8位并行数据;而PC获取数据(输入)则只能通过读状态端口的4个状态位,进行半字节通信,数据传输速率最大不超过250Kb/s。EPP(EnhancedParallelPort)即增强型并行接口协议,它为PC和外设之间定义了双向通信的标准。IEEE1284标准对EPP协议进行了规范。目前EPP有EPP1.7和EPP1.9这两个标准。EPP接口协议通过硬件自动握手,能达到500Kbps到2Mbp

3、s的通信速率。EPP协议适合于PC与打印机、扫描仪及其它需大块数据传输的外设进行高速通信。   ECP(ExtendedCapabilitiesPort)即扩展功能接口,也是双向通信协议,并能以ISA总线速度传输数据。ECP有缓冲区,支持DMA传输和数据压缩。ECP较EPP协议复杂。2.2EPP寄存器组和引脚定义   PC并口采用25线DB形阴性接口,25个引脚的定义如表1所示。EPP定义了PC的8个寄存器端口,其中继承了SPP的3个寄存器,如表2所示。在BIOS中设置并口工作于EPP方式,寄存器组的基地址(BASE)通常设为0

4、x378。SPP状态端口的第0位(Bit0)在EPP协议中改变为EPP超时(Time-out)标志位。当ISA总线IOW或IOR信号有效后的10μs内没有有效的nWait信号(如外设没有连接时),则超时。故软件需要查询此位,以免PC死锁(lockup)。2.3EPP读写周期为了能进行有效的EPP数据通信,必须遵从EPP握手时序。SPP需要软件握手,而EPP握手只需硬件完成,这样提高了通信的速度。EPP读写周期分为读数据周期、写数据周期、读地址周期、写地址周期。EPP读数据周期如图1所示。 图1   EPP读数据周期(1)PC程序

5、读取EPP数据端口(BASE+4);(2)如果PC硬件监测到nWait为低,则置nDataStrobe为低,EPP周期开始;(3)PC等待nWait变高(确认);(4)PC从并口引脚读取数据;(5)PC置nDataStrobe为高,EPP周期结束。EPP写数据周期如图2所示。图2    EPP写数据周期(1)PC程序写EPP数据端口(BASE+4);(2)PC置nWrite为低;(3)PC硬件把数据输出到DB25并口引脚;(4)如果PC硬件监测到nWait为低,则置nDataStrobe为低,EPP周期开始;(5)PC等待nWa

6、it变高(确认);(6)PC置nDataStrobe为高,EPP周期结束。EPP读地址周期如图3所示,EPP写地址周期如图4所示。其详细步骤与读写数据周期大致相同,不再赘述。图3    EPP读地址周期图4   EPP写地址周期EPP1.7协议中无论nWait信号是否有效,nDataStrobe或nAddrStrobe都可以启动EPP周期,而在EPP1.9中只有nWait信号为低才可以启动EPP周期。3AVR与PC的接口电路   AVR单片机有tinyAVR、lowpowerAVR和megaAVR3个系列的产品。AVR单片机的结

7、构非常适合于采用C语言编程,这样就能快速高效地开发出目标产品。为了对目标代码的大小、性能及功耗进行优化,AVR单片机采用了RISC体系、大型快速存取寄存器组和快速单周期指令。   以AT90S8535AVR单片机为例。AT90S8535属于lowpowerAVR,片内有AVR核、8KBFlashRom、512BEEPROM、512BRAM、32I/O、15个内部中断源、1UART、3个8位定时器、1个16位定时器、3PWM、Watchdog、8通道10位ADC、模拟比较器、ISP、SPI,支持2个外部中断。尤其是其片内集成了10

8、位ADC,为数据采集系统的设计带来便利。   AT90S8535与PC并口的连接如图5所示,两者通过2片三态总线收发器74LS245连接。74LS245起到缓冲、隔离的作用。PC并口的第1引脚兼作为上一片74LS245的方向控制脚。DIR为低电平,数据由Bx传向

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。