利用epp并行口实坝pc机之间通信的can总线设计论文

利用epp并行口实坝pc机之间通信的can总线设计论文

ID:10684534

大小:62.50 KB

页数:6页

时间:2018-07-07

利用epp并行口实坝pc机之间通信的can总线设计论文_第1页
利用epp并行口实坝pc机之间通信的can总线设计论文_第2页
利用epp并行口实坝pc机之间通信的can总线设计论文_第3页
利用epp并行口实坝pc机之间通信的can总线设计论文_第4页
利用epp并行口实坝pc机之间通信的can总线设计论文_第5页
资源描述:

《利用epp并行口实坝pc机之间通信的can总线设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、利用EPP并行口实坝PC机之间通信的CAN总线设计论文1000。并深入研究PC对SJAl000的读写。根据读写时序的产生,设计了两套硬件方案。同时。结合在实践中遇到的问题,指出了一些在CAN总线协议使用上需要注意的地方。关键词l引言CAN(ControUerAreaNetport,intValue)//通过双向口向sJAl000发送数据,port为sJAl000寄存器的地址,value为要设置的值imReadReg(intport)//读取SJAl000寄存器的值,port为sJAl000寄存器的地址,返回的值为该寄存器的值{

2、_sflm}movesx,0//临时寄存器清零movdx,37ahmoval,0dShoutdx,al//ovdx,378hmoveax,portoutdx,al//将要访问的sIAl000寄存器地址放上数据线movdx,37ahmova1,0d4houtdx,al//ova1,0d5houtdx,al//ovdx,378hmDveax,valueoutdx,al//把要写的数据送上数据总线movdx.37a}Imova1.0ddhout山.且J//ovaI,0d5hout(1x,al//复位,code=0:asm}mo~e,

3、sx,0movdx,37alImova1,0d5houtdx,al//READ为低电平,ALE低,地址选通lnovdx,378hmove.sx,portoutdx,al//将要访问的sJAl000寄存器地址放上数据线mov(b,37ahmova1,0d4houtdx,al//READ低,ALE高,将地址锁存mova1.0d5houtdx.al//READ低,ALE低,地址选通movdx.37aIlmova1.0d7h//READ为低,ALE低,数据被送上数据线outcb,almova1.0f7houtdx.al/,lREADE

4、NABLE为1.允许数据读入moveax.0movdx,378h.mal,dx,//从效据总线读人寄存器movreturneode。eaxnovdx,37ahmova1,0f5houtdx,aL//READ高,ALE低mova1,0d5houtdx,al//恢复,关掉READENBLE}ieturnretumcode;}注:向控.I端口37AH的ADDSTB,DATASTB,WRITE位写入1时,并行口17、14和1;I脚均为低电平;相反写入0时,三个引脚均为高电平。SJAl000的访问时间在40ns以内,所以PC在访问sJA

5、l000时完全可以不用插入等待周期。nWAIT可由nAddrStrobe和nDataStrobe信号经过一个与非门后产生。由于sJAl000的ALE是下降锁存地址信号,所以将nAddrStrobe反相后与ALE相连。在EPP的数据读/写周期时,sJAl000的RD和WR控制信号应该有效,而在地址读/写周期时应该无效。sJAl000的RESET脚与并行端口的nRESET脚相连,由PC机向sJAl000提供复位信号。。地址/数据读写说明:握手信号nWAIT由nAddrStrobe和nDataStrobe信号经过一个与非门后再延迟一

6、段时间产生,然后可利用EPP并行口的数据/地址周期来产生sJAl000芯片的读写时序。sJAl000芯片的读写时序分为地址锁存和数据读写。地址锁存解决的是地址的写入和地址锁存信号的产生;数据读写是数据的读写以及相应的读写控制信号的产生。所以,可以利用EPP的地址写周期来产生SJAl000读写时序的地址锁存部分,并用EPP并行口的数据读写周期来产生SJAl000读写时序的数据读写部分。数据写周期的时序如图3所示,其步骤如下:(1)程序向EPP的DATA端口发送一个I/O写周期命令;(2)插入nWRITE信号,同时数据出现在并行端

7、口数据线上;(3)当nWAIT信号变成低电平之后,插人数据选通信号;(4)端口等待来自外设的应答信号(取消nWAlT信号);(5)取消数据选通信号,EPP周期结束;数据读周期的时序如图4所示,其读数据的步骤如下:(1)程序中向EPPDATA端口发送一个I/O读周期命令;(2)当nWAIT信号变成低电平之后,插入数据选通信号;(3)端口读取数据位,取消数据选通信号;(4)端口等待来自外设的应答信号(取消nWAIT信号);(5)EPP周期结束;(6)ISA周期结束。地址写和地址读周期除了把nDataStrobe信号替换成nAddS

8、trobe之外完全一样。相关引脚直值表如表4所示。5.3两种设计的比较实验表明,采用软件产生读写时序设计的硬件比较简单,便于调试,但是程序编写比较复杂(需编写程序产生SJAl000的读写时序);用硬件产生读写时序设计的硬件稍微复杂,硬件调试也复杂一些,但是应用程序的编写要简单

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。