组成原理课程设计-余三码十进制加法器

组成原理课程设计-余三码十进制加法器

ID:11340796

大小:399.50 KB

页数:9页

时间:2018-07-11

组成原理课程设计-余三码十进制加法器_第1页
组成原理课程设计-余三码十进制加法器_第2页
组成原理课程设计-余三码十进制加法器_第3页
组成原理课程设计-余三码十进制加法器_第4页
组成原理课程设计-余三码十进制加法器_第5页
资源描述:

《组成原理课程设计-余三码十进制加法器》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课程设计说明书题目名称余三码十进制加法器设计院(系)计算机科学与技术专业(班级)电算07402班┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程设计纸目录1.设计题目……………………………………………………………………………22.设计目的……………………………………………………………………………23.设计任务……………………………………………………………………………24.设计分析……………………………………………………………………………25.设计过程…………………………………………………………

2、…………………25.1设计原理………………………………………………………………………25.2器件选择………………………………………………………………………35.3电路链接及结果显示…………………………………………………………46.设计心的…………………………………………………………………………..87.参考文献…………………………………………………………………………….8共页第8页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程设计纸1.设计题目余三码十进制加法器单元电路的设计与实现2.设计目

3、的1.对已学过的组成原理知识知识进行综合运用;2.能按要求设计出具有一定功能的逻辑电路。3.设计任务1、已知余三编码由四位二进制组成,2十进制一位数的余三码进行相加要对最后的运算结果进行调整,若结果无进位,则从和数中减去3,若结果有进位,则在和数中加上3,设计具有此功能的加法逻辑电路。2、利用MAXPLUSII完成电路图的绘制,选择合适的逻辑电路和芯片。3、对所设计的电路分析其性能优劣,并与所熟悉的其他电路做比较,总结各自优缺点。4、利用软件进行仿真。4.设计分析余三码的十进制加法器,分析为输入的两个余三码数相加,结果为余三码

4、数。实现余三码的十进制加法器可以使用多中方法,如超前进位加法器、串行进位加法器。可以使用集成器件,如74ls283等,也可以使用基本的与、或、非门等完成设计。因此,余三码的十进制加法器的设计,在这里使用两中方法,一种是集成器件74ls283,原理是超前进位的方法,另一种方法是使用与、非、或门,利用串行进位加法器实现。在实现过程中一定要注意编码的变换。5.设计过程5.1设计原理全加器原理:由全加器的真值表可得Si和Ci的逻辑表达式:定义两个中间变量Gi和Pi:共页第8页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊

5、┊┊┊┊┊┊┊┊┊课程设计纸利用这个方法实现行波加法器,每一个加法器产生的进位作为下一个加法器的Ci-1。超前进位加法器的原理:当Ai=Bi=1时,Gi=1,由Ci的表达式可得Ci=1,即产生进位,所以Gi称为产生量变。若Pi=1,则Ai·Bi=0,Ci=Ci-1,即Pi=1时,低位的进位能传送到高位的进位输出端,故Pi称为传输变量,这两个变量都与进位信号无关。将Gi和Pi代入Si和Ci得:超前进位的分析结果:由上式可知,因为进位信号只与变量Gi、Pi和C-1有关,而C-1是向最低位的进位信号,其值为0,所以各位的进位信号都只

6、与两个加数有关,它们是可以并行产生的。根据超前进位概念构成的集成4位加法器74LS283的逻辑图如下所示:共页第8页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程设计纸上面是对使用工具的原理分析。下面是余三码十进制加法的原理:设余三码编码的两个运算数为Ai和Bi,这两个运算数的相加和为Si’,进位为Ci+1’,校正后所得的余三码和数为Si,进位为Ci+1,则有:当Ci+1’=1时,Si=Si’+0011,产生进位Ci+1当Ci+1’=0时,Si=Si’+1101,产生进位Ci+15.2器件选

7、择使用的是74LS283集成器件。74LS08实现与功能,74LS04实现非功能,74LS32实现或功能,74LS86实现异或功能。二输入异或门74LS86二输入与门74LS08共页第8页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程设计纸二输入或门74LS325.3电路链接及结果显示上图为输入一个(A4A3A2A1)余三码,输入一个(B4B3B2B1)余三码,这两个数相加,显示结果在(S4S3S2S1)中。这里用的方法是行波加法器。在MAX+plusII上设计连接上图,编译共页第8页┊┊┊

8、┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程设计纸没有错误产生。然后设定值开始仿真:仿真没有错误,然后输出结果:(0011)+(0011)=(0011)共页第8页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊课程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。