多功能数字钟课程设计整点报时与闹钟功能vhdl代码

多功能数字钟课程设计整点报时与闹钟功能vhdl代码

ID:11227298

大小:86.00 KB

页数:16页

时间:2018-07-10

多功能数字钟课程设计整点报时与闹钟功能vhdl代码_第1页
多功能数字钟课程设计整点报时与闹钟功能vhdl代码_第2页
多功能数字钟课程设计整点报时与闹钟功能vhdl代码_第3页
多功能数字钟课程设计整点报时与闹钟功能vhdl代码_第4页
多功能数字钟课程设计整点报时与闹钟功能vhdl代码_第5页
资源描述:

《多功能数字钟课程设计整点报时与闹钟功能vhdl代码》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entitytimkeeperisPort(up,setpin,upclk,settime,

2、run:instd_logic;a0,a1,b0,b1,c0,c1:outstd_logic_vector(3downto0);result:outstd_logic);endtimkeeper;architectureBehavioraloftimkeeperiscomponenth_m_s_timeport(clk0,clk1,ce:instd_logic;sec0,sec1:bufferstd_logic_vector(3downto0);lock:instd_logic_vector(2downto0);up:instd_logic;min0,min1:bufferstd_l

3、ogic_vector(3downto0);hour0,hour1:bufferstd_logic_vector(3downto0);ov:outstd_logic);endcomponent;componentdateport(clk0,clk1,ce:instd_logic;lock:instd_logic_vector(2downto0);up:instd_logic;mon0,mon1,year0,year1:instd_logic_vector(3downto0);date0,date1:bufferstd_logic_vector(3downto0);ov:outstd_

4、logic);endcomponent;componentmonth_yearport(clk0,clk1,ce:instd_logic;lock:instd_logic_vector(2downto0);up:instd_logic;mon0,mon1:bufferstd_logic_vector(3downto0);year0,year1:bufferstd_logic_vector(3downto0));endcomponent;componentLED_dispport(lock:instd_logic_vector(2downto0);sec0,sec1,min0,min1

5、,hour0,hour1:instd_logic_vector(3downto0);date0,date1,mon0,mon1,year0,year1:instd_logic_vector(3downto0);a0,a1,b0,b1,c0,c1:outstd_logic_vector(3downto0));endcomponent;componentalarmPort(hour1,hour0,min1,min0,sec1,sec0:instd_logic_vector(3downto0);settime,run:instd_logic;result:outstd_logic);end

6、component;signalTlock:std_logic_vector(2downto0);signalTsecond_wave:std_logic;signalTsec0,Tsec1,Tmin0,Tmin1,Thour0,Thour1:std_logic_vector(3downto0);signalTdate0,Tdate1,Tmon0,Tmon1,Tyear0,Tyear1:std_logic_vector(3downto0);signalTovday,Tovmonth:std_logic;signalvcc:std_logic;beginvcc<='1';process

7、(setpin)beginifrising_edge(setpin)thenTlock<=Tlock+'1';endif;endprocess;u2:h_m_s_timeportmap(Tsecond_wave,upclk,vcc,Tsec0,Tsec1,Tlock,up,Tmin0,Tmin1,Thour0,Thour1,Tovday);u3:dateportmap(Tovday,upclk,vcc,Tlock,up,Tmon0,Tmon1,Tyear0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。