集成电路版图设计基础---验证verification

集成电路版图设计基础---验证verification

ID:11187200

大小:214.50 KB

页数:29页

时间:2018-07-10

集成电路版图设计基础---验证verification_第1页
集成电路版图设计基础---验证verification_第2页
集成电路版图设计基础---验证verification_第3页
集成电路版图设计基础---验证verification_第4页
集成电路版图设计基础---验证verification_第5页
资源描述:

《集成电路版图设计基础---验证verification》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路版图设计基础basicsofIClayoutdesign第十二章验证verification设计规则检查designrulecheck版图与电路图的对照layoutversusschematicschoolofphye2basicsoficlayoutdesign软件检查checkingsoftware设计规则,可能几千条。芯片制造周期需要8~12周,一个圆片价值数千美元。DRC检查所布置的一切。通常会把一大堆检查出的错误标记放回到版图中。改正DRC错误是一个反复的过程。schoolofphye3basicsoficlay

2、outdesign软件检查checkingsoftware首先告诉LVS程序哪些工艺层组合生成一个晶体管,哪些组合生成电阻、电容等。然后LVS程序巡查版图找出相关器件。后提取出并与电路图进行比较。LVS工具不仅能检查部件和布线,而且还能确认它们的值是否正确。LVS也是一个需要反复的过程。在改正LVS问题时可能又引入一些DRC方面的错误,所以可能在不断地交替反复进行DRC和LVS检查。schoolofphye4basicsoficlayoutdesignDRCDRC和LVS程序开始都采用同一套基本操作来寻找版图中的电路单元。这是通过

3、含有“布尔算子”的一系列指令行完成。此后,DRC和LVS分别完成各自不同的任务。schoolofphye5basicsoficlayoutdesignDRC布尔指令行–AND功能ABZ000010100111ABANDschoolofphye6basicsoficlayoutdesignDRC布尔指令行–AND功能可以把“AANDB”这一信息保存在一个临时的工艺层中或就把它放在存储器中。ABAANDBoverlapschoolofphye7basicsoficlayoutdesignDRC布尔指令行–AND功能poly在activ

4、e上面,就有一个晶体管。再与Nwell”AND”,就找到了PMOS。它只是包含所有PMOS晶体管位置的文件,当完成我们的检查程序后,就可以丢弃TMP1和TMP2了。DRC控制文件要做许多类似的前期工作。TMP1=POLYANDACTIVETMP2=TMP1ANDNWELLschoolofphye8basicsoficlayoutdesignDRC布尔指令行–AND功能polyANDactiveactivepolyschoolofphye9basicsoficlayoutdesignDRC布尔指令行–OR功能ABZ000011101

5、111ABANDAORBschoolofphye10basicsoficlayoutdesignDRC布尔指令行–NOT功能其实是“ANDNOT”功能。ANOTBAANDNOTBABANOTBschoolofphye11basicsoficlayoutdesignDRCdopedRESRESANDNOTdopedschoolofphye12basicsoficlayoutdesignDRCpolypolypolyANDNOTP+polyANDP+polypolyschoolofphye13basicsoficlayoutdesi

6、gnDRC“ANOTB”和“BNOTA”将得到完全不同的结果。ANOTBBNOTAschoolofphye14basicsoficlayoutdesignDRC规则检查指令行找到了包含这些器件的工艺层,就可以进行一些规则的检查工作了。第一项检查是一项“外部”检查。软件认为“external”是一条预先设定的指令。DISPLAYCHECK1=EXTERNALM1>=2umDISPLAYCHECK2=WIDTHM1<2umschoolofphye15basicsoficlayoutdesignDRC规则检查指令行TMP1=POLYAN

7、DACTIVETMP2=TMP1ANDNWELLTMP3=TMP2ORPPLUSTMP4=ANOTBR_NOT_DOPED=RESANDNOT_DOPEDTMP5=POLYNOTPPLUSDISPLAYCHECK1=EXTERNALM1>=2umDISPLAYCHECK2=WIDTHM1<2umDISPLAYCHECK3=WIDTHTMP5<6umschoolofphye16basicsoficlayoutdesignDRC规则检查指令行由布尔操作定义的临时工艺层的代码行与这些规则指令在同一个DRC文件中。首先定义临时工艺层,随后

8、跟着规则检查指令行。一般这些指令行都写成文本文件。软件一个接一个地顺次运行每一个操作。这一规则控制文件可以非常大。通常的做法是把这个文件分成几部分。schoolofphye17basicsoficlayoutdesignLVSLVS不像DRC那样直

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。