集成电路版图设计

《集成电路版图设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章集成电路版图设计版图设计概述版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，Cadence的Virtuos

2、o的版图设计软件帮助设计者在图形方式下绘制版图。版图设计流程设计规则检查DRCDesignRuleCheck电气规则检查ERCElectricalRuleCheck版图与线路图比较程序LayoutVersusSchematic（LVS）版图寄生参数提取LPELayoutParameterExtraction寄生电阻提取PREParasiticResistanceExtraction4第7章版图设计7.1工艺流程定义7.2版图几何设计规则7.3图元7.4电学设计规则7.5布线规则7.6版图设计7.7版

3、图检查7.8版图数据提交选择工艺流程需要考虑的因素选择某一家公司的某一工艺来实现我们所设计的IC，除了DesignRules外尚会包含下列资料。1.工艺参数：如每一层的厚度，深度…等。2.工艺流程：如每一步骤所需的时间。3.设计指导(Designguide)：如告诉你如何加contact，如何用library，如何用避免LatchUp…等4.SPICEParameters：SPICE的参数。一般还有分是那一种SPICE的参数。这些参数大致分为(1)基本(Typical)；(2)最快(Fast)及(3)最慢(

4、Slow)。5.Package：可用的包装及PinCount。6.Area：每一个Die的最大容许面积。7.Testing：测试方法8.其它：如温度系数，片电阻(Sheetresistance)系数，Tapeout的流程…等。7.1工艺流程定义设计规则是以晶圆厂实际制造过程为基准，经过实际验证过的一整套参数，是进行版图设计必须遵守的规则，版图设计是否符合设计规则是流片是否成功的一个关键。每一家公司的DesignRules并不相同，同一公司不同Process其DesignRules也会不相同，即使是同一公司同

5、一Process，其DesignRules也会Upgrade。以台湾半导体制造公司(TSMC)的0.35μmCMOS工艺为例，我们给出从工艺文件出发到设计出版图的途径。TSMC的0.35μmCMOS工艺是MOSIS1998年以来提供服务的深亚微米工艺，以下简要介绍利用该工艺的技术文件进行芯片设计的流程。金属布线层及其性能参数TSMC的0.35m沟道尺寸和对应的电源电压、电路布局图中金属布线层及其性能参数见表。沟道长(μm)金属布线层数多晶硅布线层数电源电压(V)W/L阀值电压（V）31级环行振荡器频率(M

6、Hz)NMOSPMOS0.35323.30.6/0.400.54-0.77196.173.6/0.400.58-0.76MOSIS为TSMC0.35mCMOS工艺定义的全部工艺层层名层号(GDSII)对应的CIF名称说明Contact25CCC接触孔N_well42CWNN阱Active43CAA有源层P_plus_select44CSPP型扩散N_plus_select45CSNN型扩散Poly46CPG多晶硅Electrode56CEL第二层多晶硅Metal149CMF第一层金属Via150CVA连接

7、第一与第二层金属的接触孔Metal251CMS第二层金属Via261CVS连接第二与第三层金属的接触孔Metal362CMT第三层金属Glass52COG钝化玻璃新加坡Chartered0.35mCMOS工艺定义的全部工艺层0.18m制程结构10FeaturesizeL=0.18umVDD1.8V/2.5VDeepNWELLtoreducesubstratenoiseMIMcapacitor(1fF/um^2)Thick-top-metalforinductor6Metal1PolyPolycidere

8、sistor(7.5Ohm/sq)HighN/Pimplantresistor(59Ohm/sq,133Ohm/sq)M1-M5(78mOhm/sq)Thick-top-metal(18mOhm/sq)11第7章版图设计7.1工艺流程定义7.2版图几何设计规则7.3图元7.4电学设计规则7.5布线规则7.6版图设计7.7版图检查7.8版图数据提交7.2版图几何设计规则集成电路的制造必然受到工艺技术水平的限制，受到