eda程序终极汇总(修订后)

eda程序终极汇总(修订后)

ID:11117313

大小:827.50 KB

页数:39页

时间:2018-07-10

eda程序终极汇总(修订后)_第1页
eda程序终极汇总(修订后)_第2页
eda程序终极汇总(修订后)_第3页
eda程序终极汇总(修订后)_第4页
eda程序终极汇总(修订后)_第5页
资源描述:

《eda程序终极汇总(修订后)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2009年EDA考试程序汇总(终极版)信息工程学院2009年EDA考试程序汇总(终极版)制作人:柳阳2009年6月23日392009年EDA考试程序汇总(终极版)说明1.所有程序均来自上课及实验,无压题之意;2.所有程序均通过编译,波形仿真请自己完成;3.文字部分由于时间较紧,可能会有错误,望见谅;4.特别感谢王敏聪同学在程序方面给予的指导和帮助。392009年EDA考试程序汇总(终极版)1.组合逻辑电路:(1)半加器与全加器(原理图以及VHDL语言)A.半加器输入:2个二进制1位输出:和输出S,进位Co真值表:ABSCo0

2、000011010101101程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYHALFADDISPORT(A,B:INSTD_LOGIC;S,Co:OUTSTD_LOGIC);ENDHALFADD;ARCHITECTURERTLOFHALFADDISBEGINS<=AXORB;Co<=AANDB;ENDRTL;原理图:B.全加器输入:2个二进制1位,一个进位输入Ci输出:和输出S,进位Co真值表:ABCiSCo00000392009年EDA考试程序汇总(终极版)00110010

3、100110110010101011100111111程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYFULLADDISPORT(A,B,Ci:INSTD_LOGIC;S,Co:OUTSTD_LOGIC);ENDFULLADD;ARCHITECTURERTLOFFULLADDISCOMPONENTHALFADDPORT(A:INSTD_LOGIC;B:INSTD_LOGIC;S:OUTSTD_LOGIC;Co:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALT

4、1,T2,T3:STD_LOGIC;BEGINU1:HALFADDPORTMAP(A=>A,B=>B,S=>T1,CO=>T2);U2:HALFADDPORTMAP(A=>CI,B=>T1,S=>S,CO=>T3);Co<=T2ORT3;ENDRTL;原理图:A.分层开发B.单层开发(课本P114)(2)全减器(原理图以及VHDL语言)输入:2个二进制1位,一个借位输入Ci输出:差输出S,借位Co392009年EDA考试程序汇总(终极版)真值表:ABCiSCo000000011101011011011001010100110

5、0011111程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYFULL_SUBBISPORT(A,B,CI:INSTD_LOGIC;S,CO:OUTSTD_LOGIC);ENDFULL_SUBB;ARCHITECTURERTLOFFULL_SUBBISSIGNALNA:STD_LOGIC;BEGINNA<=NOTA;S<=AXORBXORCI;CO<=(NAANDCI)OR(BANDCI)OR(NAANDB);ENDRTL;原理图:(3)译码器(以下程序均非译码器程序,具体译码

6、器程序可参照数字钟4-7译码器程序)A.2-4译码器输入端口:2个二进制输入端a、b392009年EDA考试程序汇总(终极版)输入端口:1个使能控制信号en输出端口:4个译码输出端y0—y3真值表:输入输出ENABY3Y2Y1Y00××ZZZZ1000001101001011001001111000程序:(程序为四选一选择器,真值表及原理图为2-4译码器)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUX4ISPORT(Y0,Y1,Y2,Y3,A,B,EN:INSTD_LOGIC

7、;Q:OUTSTD_LOGIC);ENDMUX4;ARCHITECTURERTLOFMUX4ISSIGNALSEL:STD_LOGIC_VECTOR(1DOWNTO0);BEGINSEL<=A&B;PROCESS(SEL)BEGINIFEN='0'THENQ<='Z';ELSEIFSEL="00"THENQ<=Y0;ELSIFSEL="01"THENQ<=Y1;ELSIFSEL="10"THENQ<=Y2;ELSIFSEL="11"THENQ<=Y3;ENDIF;ENDIF;ENDPROCESS;ENDRTL;原理图:392

8、009年EDA考试程序汇总(终极版)B.3-8译码器(程序为八选一选择器,真值表及原理图为3-8译码器)输入端口:3个二进制输入端T0,T1,T2输入端口:1个使能控制信号EN输出端口:4个译码输出端A0—A7真值表:输入输出ENT2T1T0A7A6A5A4A3A2A1A00×××ZZZZ

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。