深亚微米ic设计信号的完整性（一）论文

《深亚微米ic设计信号的完整性（一）论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、深亚微米IC设计信号的完整性（一）论文论文关键词信号完整性电迁移天线效应电压降落串扰论文摘要：随着深亚微米工艺的发展，影响信号完整性的因素如电迁移，天线效应，电压降落，串扰等逐渐显现出来，由于这些因素影响了芯片的信号完整性，导致电路性能的大幅下降，甚至使电路失效。因此对这些影响信号完整性因素的分析和解决是非常必要的。由于芯片功耗的不断增加.freelonChip”的时代。以最普遍的个人计算机微处理（如“X86”）为例，第一代16位的8086芯片中，共容纳了约2.8万个晶体管，到了32位以上586计算机微处理器

2、（如“奔腾”），芯片内的晶体管元件数目已经高达500万以上。根据一般划分，当半导体工艺的最小特征尺寸小于1微米时，称之为亚微米设计技术，当最小特征尺寸小于0.5微米时，称之为深亚微米设计技术(DSM：DeepSubMicrometer)，而当进一步小于0.25微米时，可称之为超深亚微米设计技术(VDSM：VeryDeepSubMicrometer)。现在国外商业化半导体芯片制造技术的主流已经达到0.25微米、0.18微米的线宽，利用该技术可制作256Mb的DRAM和600MHZ的微处理器芯片，每片上集成的晶体

3、管数在108~109量级。预计今后的发展的趋势是0.09微米以下，即集成电路已进入超深亚微米工艺时代1。1.1.1国内外相关技术的研究及发展现状1．国外的发展现状IBMMicroelectronics公司的工程师JohnCohn表示，衬底耦合、电容耦合和互感都不是大问题，而对信号完整性影响最大的是通过电源线耦合的噪声，这种噪声在130纳米设计中日趋成为一个问题，而且很难分析和处理。Cohn声称：“通过电网的串联RL耦合非常麻烦，在0.25微米工艺下根本没有这一问题，在0.18微米工艺下可能只有一两个个别情况出

4、现问题。但是在当前的0.13微米工艺下，一个设计中几十个或几百个网络受到这方面影响的情况并不少见。”信号完整性问题应该在下述环节中着重强调，包括电路设计，布局布线和模拟。在电路设计中，设计者有更多的机会能够控制信号完整性，对于高扇出的模块比如说时钟驱动器设计者可以选择用差分信号。布局布线的准确性将会更加困难，在IC设计中对于布局布线工具必须包含全部的寄生参数提取，以实现对时钟偏移率和延迟的精确预测，最终的布线器将会和信号完整性工具集成到一起，如果信号完整性低于理想的阈值，将会重新布线。Synopsys规划了D

5、esignpiler的替代产品——Physicalpiler。Physicalpiler将逻辑综合与信号完整性分析和布局相结合，以此解决信号完整性问题。Physicalpiler与ChipArchitect、ClockTreepiler以及Routepiler等相结合，可提供一种支持深亚微米产品设计、综合和布局布线的方法。MagmaDesign公司认识到，时序收敛是一种能够避免因长导线和位置邻近的导线间的信号方向和信号转换速率而引起的信号完整性问题。该公司采取的办法是，在设计师确定的约束条件下，先固定信号通路

6、的时间设置，再改变布局来适应它。因此，即使拓扑结构变了，信号通路的特性仍保持不变。Cadence公司将它在几年前购买的综合技术与分析工具相结合而产生了PKS（物理智能综合）工具，其流程与Synopsys的产品相似。电路的模拟也很重要。Spice是在晶体管一级对电特性进行建模的最常用的工具但是在深亚微米设计师有许多局限性。Celestry公司已经研制出一种基于晶体管的仿真器UltraSim，它可以在合理的时间内按计算能力提供达到Spice精度的结果，以解决深亚微米的问题。为了有效地对信号完整性问题进行验证，首先

7、应该准确地建立影响完整性问题的模型然后用工具进行寄生参数提取和验证，对于建模，有二维，准三维和三维模型三种。二维模型的特点是适合于大计算量的参数提取，因此适合于全芯片的提取，三维模型最准确但是完全用三维模型将耗费大量的时间，为此只有在对一些关键网络进行提取时才使用三维模型。在集成电路布线中，铝被广泛使用，其布线工艺较为简单。1997年9月，IBM公司率先推出一种称为CMOS7S的新技术，该技术在集成电路设计中采用铜代替铝作为外部导电材料，使电路布线的尺寸更加微小，芯片处理逻辑运算的能力更强。1997年，IBM

8、公司发布了可用于集成电路生产的铜布线工艺。1998年，AMD公司便开始向铜布线工艺转移，这在当时是相当冒险的。如今工艺材料每4到5年就会出现一次变化，首先是铜，后来是低k电介质陆续进入生产工艺。而在铝的时代，这种显著的变化每10到20年才会出现一次。这使工厂的基础设施必须能以较低的成本快速适应新的材料。采用低k电介质技术遇到的困难更多。低k电介质技术的引入相对落后了4到6年。这一技术的延迟引入使铜布