欢迎来到天天文库
浏览记录
ID:10626347
大小:261.00 KB
页数:18页
时间:2018-07-07
《时序逻辑电路典型例题分析》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第六章时序逻辑电路典型例题分析 触发器分析例1在教材图6.1所示的基本RS触发器电路中,若`R、`S的波形如图P6.1(a)和(b),试分别画出对应的Q和`Q端的波形。 解:基本RS触发器,当`R、`S同时为0时,输出端Q、`Q均为1,当`R=0、`S=1时,输出端Q为0、`Q为1,当`R=`S=1时,输出保持原态不变,当`R=1、`S=0时,输出端Q为1、`Q为0,根据给定的输入波形,输出端对应波形分别见答图P6.1(a)和(b)。需要注意的是,图(a)中,当`R、`S同时由0(见图中t1)变为1时,输出端的状态分析时不好确定(见图中t2),图中
2、用虚线表示。 例2在教材图6.2.3(a)所示的门控RS触发器电路中,若输入S、R和E的波形如图P6.2(a)和(b),试分别画出对应的输出Q和`Q端的波形。 解:门控RS触发器,当E=1时,实现基本RS触发器功能,即:R=0(`R=1)、S=1(`S=0), 输出端Q为1、`Q为0;R=1(`R=0)、S=0(`S=1)输出端Q为0、`Q为1;当E=0时,输出保持原态不变。输出端波形见答图P6.2。 例3在教材图6.2.5所示的D锁存器电路中,若输入D、E的波形如图P6.3(a)和(b)所示,试分别对应地画出输出Q和Q端的波形。
3、 解:D锁存器,当E=1时,实现D锁存器功能,即:Qn+1=D,当E=0时,输出保持原态不变。输出端波形见答图P6.3。 例4在图P6.4(a)所示的四个边沿触发器中,若已知CP、A、B的波形如图(b)所示,试对应画出其输出Q端的波形。设触发器的初始状态均为0。 解:图中各电路为具有异步控制信号的边沿触发器。图(a)为边沿D触发器,CP上升沿触发,Q1n+1=A,异步控制端SD接信号C(RD=0),当C=1时,触发器被异步置位,输出Qn+1=1;图(b)为边沿JK触发器,CP上升沿触发,Q2n+1=A`Q2n+`BQ2n,异步控
4、制端`RD接信号C(`SD=1),当C=0时,触发器被异步复位,输出Qn+1=0;图(c)为边沿D触发器,CP下降沿触发,Q3n+1=A,异步控制端`SD接信号C(`RD=1),当C=0时,触发器被异步置位,输出Qn+1=1;图(d)为边沿JK触发器,CP下降沿触发,Q4n+1=A`Q4n+`BQ4n,异步控制端RD接信号C(SD=0),当C=1时,触发器被异步复位,输出Qn+1=0。对应输出波形见答图P6.4所示。 例5边沿触发器电路如图P6.5(a)所示。试根据图(b)中CP、A的波形,对应画出输出Q1和Q2的波形。 解:电路是带异步控制
5、信号的触发器电路,当Q2=1时,Q1n+1=0。Q1是边沿JK触发器,Q1n+1=`Q1n,CP下降沿触发;Q2是边沿D触发器,Q2n+1=Q1n,A信号的上升沿触发。输出端波形见答图P6.5。 例6试分析图P6.6由边沿触发器组成的电路。列出状态转换表、画出状态转换图,说明功能。 解:列出驱动方程:J1=K1=1,J2=K2=AÅQ1n, 写出状态方程:Q1n+1=`Q1n,Q2n+1=AÅQ1nÅQ2n, 写出输出方程:Y=`AQ2nQ1n+A`Q2n`Q1n设初态,求次态,列出真值表: 当A=0时,四进制加法计数
6、器;当A=1时,四进制减法计数器。计数器分析及脉冲波形的产生与整形例1.同步四位二进制加法计数器T4161功能表如图,分析以下电路为几进制计数器。 解: 例2.用74LS161同步四位二进制加法计数器构成的计数电路如图,试分析说明为几进制计数。 解: 例3.同步四位二进制可逆计数器T4191电路及功能表如下,分析电路为几进制计数器,如何工作,画出状态转换图。 4.结果为N=7进制
7、计数器。 例4.同步四位二进制可逆计数器T4191电路及功能表如下,分析电路为几进制计数器,如何工作,画出状态转换图 解:1.由功能表和电路可知:当M=0时为加法计数,且LD与CP无关。 2.LD=Q3Q2Q1, 当计数器输出为Q3Q2Q1Q0=1110(过渡态)时,LD=0,此时计数器的输出立即被置为Q3Q2Q1Q0=D3D2D1D0=0010。(异步置数) 4.结果为N=12进制计数器。 例5:同步四位二进制可逆计数器T4191电路及功能表如下,分析电路为几进制计数器,如何工作,画出状态转换图。
8、 解:1.由功能表和电路可知:当M=0时为加法计数,且LD与
此文档下载收益归作者所有