eda 数字钟实验报告

《eda 数字钟实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、南京理工大学EDA实验报告作者:李隽学号：0810210206学院(系):电子工程与光电技术学院专业:电子信息工程指导教师：蒋立平、花汉兵2011年05月02日28摘要利用QuartusII7.0软件采用模块化设计方法设计一个数字钟。采用原理图和VHDL语言相结合的设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试，实现并充分领略硬件设计软件化的精髓。关键词：QuartusII;数字钟;模块化;原理图;VHDL;可编程;硬件AbstractUsingtheQuartusIIsoftwaredesignad

2、igitalbellwiththeblockingmethod.ThedesigntakesschematicandVHDLlanguage.Aftersimulatinganddebuggingsuccessfully,translateandeditthecode.Then,downloadtheresulttotheprogrammableSmartSOPCsystemandtestitinhardware.AndRealizethesoulofdesigninghardwarebysoftware.Keywords:Quart

3、usII;digitalbell;blockingmethod;schematic;VHDL;programmable;hardware28目录摘要……………………………………………………………………21．设计要求……………………………………………………………42．工作原理……………………………………………………………43．子模块部分…………………………………………………………53.1脉冲发生电路…………………………………………………53.1.12分频模块…………………………………………………63.1.224分频模块………………………

4、……………………73.1.31000分频模块………………………………………………73.2计时模块…………………………………………………………83.2.1秒计时………………………………………………………93.2.2分计时………………………………………………………93.2.3时计时………………………………………………………93.3控制电路………………………………………………………103.4动态显示模块……………………………………………………113.5报时电路…………………………………………………………123.6音乐模块…………………………

5、………………………………144.扩展模块…………………………………………………………………225.引脚封装…………………………………………………………………266．实验中出现的问题及相应调试………………………………………277．实验总结………………………………………………………………278.实验心得…………………………………………………………………289.参考文献…………………………………………………………………28281设计要求1.设计一个具有校时，校分，清零，保持和整点报时功能的数字钟；2.数字钟的具体设计要求具有如下功能：（1）

6、数字钟最大计时显示23小时59分59秒；（2）保持功能是要求在数字钟正常工作情况下，拨动开关K1为0可以使得数字钟保持原有显示，停止计时；（3）在数字钟正常工作情况下，可以对其进行不断电复位，即拨动开关K2为0可以使得时、分、秒显示回零；（4）在数字钟正常工作时可以对数字钟进行快速校时和校分。即拨动开关K3可以对分钟进行校正，拨动开关K4对小时进行校正；（5）整点报时是要求数字钟在每小时整点到来进行鸣叫，鸣叫频率是在59分51秒、53秒、55秒、57秒时为500Hz，59分59秒时为1kHz；3.在以上所述的基本功能的基础上，设计闹钟

7、功能：闹钟功能是通过开关切换显示至闹钟界面，利用闹钟校时和校分，对闹钟时间设定，并且不影响数字钟计时，当计时到闹钟设定时间蜂鸣器播放乐乐曲；4.对设计电路进行功能仿真，对其进行验证；2工作原理总体来说，数字计时器可以由脉冲发生电路（即分频电路），计时电路，译码显示电路和控制电路等几部分构成，其中控制电路包含清零，校时和保持电路。基本部分的原理框图如下：28脉冲发生电路校分校时电路清零电路闹钟设定模块报时电路译码显示电路计时电路其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间显示在

8、六个七段数码管上，并且驱动蜂鸣器整点报时；清零电路作用时，系统的分秒时同时归零；较分电路对时、分提供快速校时。闹钟设定模块时，闹钟只需设定闹钟的时和分，基本模块与正常计时电路里的校时校分电路相同。当设定的闹钟时间与时钟时