fpga入门及quartus ii使用教程(内部资料)

fpga入门及quartus ii使用教程(内部资料)

ID:10203485

大小:4.09 MB

页数:46页

时间:2018-06-12

fpga入门及quartus ii使用教程(内部资料)_第1页
fpga入门及quartus ii使用教程(内部资料)_第2页
fpga入门及quartus ii使用教程(内部资料)_第3页
fpga入门及quartus ii使用教程(内部资料)_第4页
fpga入门及quartus ii使用教程(内部资料)_第5页
资源描述:

《fpga入门及quartus ii使用教程(内部资料)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、FPGA入门及QuartusII使用教程FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。可以这样讲,ASIC(ApplicationSpecificIntegratedCircuit)内部的所有资源,是用积木堆积起来的小房子,可以是一个欧美风情的房子,还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木,也就是内部有大量的资源提供给我们,根据我们的

2、需求进行内部的设计。并且可以通过软件仿真,我们可以事先验证设计的正确性。第一章FPGA的基本开发流程下面我们基于Altera公司的QuantusII软件来说明FPGA的开发流程。下图是一个典型的基于QuartusII的FPGA开发整体流程框图。1、建立工程师每个开发过程的开始,QuartusII以工程为单位对设计过程进行管理。2、建立顶层图。可以这样理解,顶层图是一个容器,将整个工程的各个模块包容在里边,编译的时候就将这些模块整合在一起。也可以理解为它是一个大元件,比如一个单片机,内部包含各个模块,编译的时候就是生成一个这样的大元件。3、采用ALTERA公司提供的LPM功能模块。

3、Quartus软件环境包含了大量的常用功能模块,比如计数器、累加器、比较器等等。4、自己建立模块。由于有些设计中现有的模块功能不能满足具体设计的要求,那就只能自己设计。使用硬件描述语言,当然也可以用原理图的输入方法,可以独立的把它们当成一个工程来设计,并且生成一个模块符号(Symbol),类似于那些LPM功能模块。这里可以理解为,如果我们需求的滤波器,没有现成的合适的,那我们可以通过LC自己来搭建一个滤波器。5、将顶层图的各个功能模块连线起来。这个过程类似电路图设计,把各个芯片连起来,组成电路系统。6、系统的功能原理图至此已经基本出炉了,下一步就是选择芯片字载体,分配引脚,设置编

4、译选项等等。7、编译。这个过程类似软件开发里德编译,但是实际上这个过程比软件的编译复杂的多,因为它最终要实现硬件里边的物理结构,包含了优化逻辑的组合,综合逻辑以及布线等步骤。8、编译后会生成2个文件,一个是*.sof文件,一个是*.pof文件,前者可以通过JTAG方式下载到FPGA内部,可以进行调试,但断电后数据丢失;后者通过AS或者PS方式下载到FPGA的配置芯片里边(EEPROM或者FLASH),重新上电后FPGA会通过配置将数据读出。9、对于复杂的设计,工程编译好了,我们可以通过Quartus软件或者其他仿真软件来对设计进行反复仿真和验证,直到满足要求。(主要是时序仿真)。

5、第二章基于QuartusII的实例一、建立工程首先,打开QuartusII软件。接下来,建议一个新工程第一行,是所建工程的路径,第二工程项目名称,第三项,是填好后,如下图下边一直点击NEXT,直到出现以下界面Family里边选择SratixII,Availabledevices里边选择EP2S60F672C5(具体内容根据你所使用的芯片所决定),接着点NEXT,不需要做任何修改了,一直点到Finish。到此为止,工程已经建立完成。需要建立一个BlockDiagram/SchematicFile,点击File->New出现如下图。点击OK,建立完成,工程中出现一个Block1.bd

6、f文件。现在点“保存”是不管用的,建议随便放一个器件后点保存文件为bdf文件。方法是在这个bdf文件空白处双击鼠标,或者右键点鼠标,点insert->symbol这里边的器件很多,可以再里边输入你所需要的器件,也可以直接点分类,根据分类查找你需要的器件。点击File->New,选择VHDLFile(根据你所使用的编程语言)点击OK后,再下边的界面就可以编写VHDL程序了。当然可以根据自己掌握的语言种类进行编程。VHDL语言,注意:保存的文件名字,必须与实体名字一致,否则编译会出错。设置当前为最高实体。点击那个紫色的三角,进行编译下面就是产生模块了。如图点击就可以生成模块完成后,回

7、到bdf主界面。双击该界面,再Project下拉栏,就会出现刚才所编译文件生成的模块,左键点击就可以将其放入主原理图实体中,并且今后如果重新改变VHDL程序,必须走这个过程,先设置最高实体,然后编译,产生模块,最后要添加这样如下的过程。放置模块的时候,通过自己的程序编译产生的模块,会在Project目录下,如图所示特别注意:已经做好的并且放入到原理图的模块程序如果需要改动,改动后也必须先编译,后产生模块,最后按照如下所示进行模块更新。根据需求进行选择一下以后每次要用的时候,都可以

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。